专利名称：安全模块组件的制作方法
技术领域：
本发明涉及安全模块领域，这些模块包含至少一个处理器和一般为智能卡形式的存储器。这些模块可以有接触或无接触使用，并用于要求安全传输的不同应用中，诸如支付，秘密数据的交换或访问控制。
背景技术：
如业内专业人员所知，安全模块主要按三种不同形式生产。其中之一是微处理器卡，智能卡，或更为一般的电子模块(取钥匙或标记的形式)。这类模块一般为可移除的并可连接到数字付费电视解码器。带有电接触的形式是最常使用的类型，然而并不排除无接触的连接，例如ISO14443型。
第二已知的形式是集成电路形式，一般以确定的不可移除的方式置于解码器中。另一替代的方式是由一电路构成，该电路焊接或安装到基座或甚至连接器，诸如SIM模块连接器。
在第三形式中，安全模块被集成到还具有另外功能的集成电路中，例如在解码器解扰模块或解码器的微处理器中。
更具体来说，在数字付费电视领域，这些安全模块取卡的形式。它们作为个人化并用来保护对安装在用户位置的解码器接收的加密节目的访问的装置。
为了改进对有条件访问数据的访问安全性并防止各种欺骗的意图，已采用了几种解决方案，诸如安全模块的材料封装，复杂化的加密算法，带有高二进制大小的加密/解密密钥，多个卡或处理器，如文献US5666412或US5774546所述。
在这最后两个例子中，Pay-TV解码器装有带两个开口的读卡器，向每一个开口插入一个智能卡。第一个卡包括标识元件，这包含部分加密的个人和官方数据。第二个卡包括应用元件，这包含访问密钥和算法，其允许访问包含在第一卡的标识元素中的数据。这类配置通过使用特别密钥，特别呈现在需要第二访问控制级别的父控制装置中。
根据对所提及的文献另一替代方式，两个卡的每一个的芯片或集成电路在一个支撑体上被组合在一起，这样组成单个的卡，其集成电路可由读卡器单独访问。这卡包括定义几种解码级别所必须的数据，以允许访问包含在两个集成电路任一个中的数据。
用来改进对加密程序访问卡的安全性的现有技术的装置，有时表现出易受到某些攻击，特别是通过干扰的攻击或“假信号的攻击”。其涉及到中断一个或几个指令的执行妨碍加密处理器的安全性的方法。攻击者分析由处理器发出的特定的指令序列，并例如在执行比较或跳过指令的精确时刻，在链接到处理器的总线上通过读卡器施加干扰信号。这些简短的脉冲串形式的信号阻挡指令的执行或短路关键的鉴定程序，从而允许自由访问受保护的数据。
发明内容
本发明的目的是要以优化的方式改进智能卡的安全性，以防止借助于干扰处理器的任务的正常进行的外部信号对加密处理器(多个)的欺骗性控制。
本发明的目的是通过一种安全模块组件实现的，其包括至少两个处理器，每一个连接到程序存储器，连接到包含数据的非易失可擦除可编程存储器(EEPROM)，并连接到用作处理期间暂时数据存储的随机访问存储器(RAM)，第一处理器具有与组件外部的一个接口总线，其特征为第二处理器借助于交换存储器(DPR)连接到第一处理器，第一处理器的非易失可编程且可擦除存储器具有通过所述第一处理器的只读访问，第二处理器具有对第一处理器的所述非易失可编程和可擦除存储器的读写访问。
组件理解为意味着这样的单元，其包含用于加密操作的所有元件并置于唯一的一个支撑体上以保证其安全。这些元件一般是由单个的电子芯片，配置有机械的或电子的抗侵扰防护的芯片制成。例如由两个电子芯片组成的其它结构，在它们紧密连接并由分配器作为单个元件提供时也包含在命名的“组件”中。
最好在单个硅芯片上制成的该组件一般被植入一个便携式支撑体，通常是一个可移除的智能卡。后者装有连接到第一处理器的访问，该访问或者根据ISO7816规定由布置在卡的一面上的接触组制成，或者由一天线制成，该天线允许数据以电磁的方式无电接触地(根据ISO14443)与适当的读写装置交换。
根据组件的另一实施例，相同的是包括处理加密数据能力的较大的电子模块部分。
这一模块的一个部分例如处理加密的DBV数据，且该组件只是负责这一解码安全方面的一个硅片。要注意的是，电子模块可以或者安装在接收单元，或者以一种可移除方式连接到所述接收单元上。
根据本发明组件的配置允许第二处理器对于外部访问完全隔离。实际上，两个处理器之间没有直接的连接，否则会允许借助于通过外部访问传送到第一处理器适当的指令对第二处理器的访问。连接两个处理器的存储器的作用是作为屏障，其一方面阻挡来自外部访问的不希望有的命令，且另一方面的作用是防止通过类似的访问分析两个处理器之间传输的信号。
第一处理器不能修改其程序本身。其程序的每一修改必须由第二处理器验证。
第二处理器能够以这一方式独立于由第一处理器执行的操作进行加密操作。此外，第一处理器没有第二处理器的授权不能执行与安全性相关的一定的关键任务。
借助于以下参照作为非限制性例子给出的单个的附图的详细的说明，能够更好地理解本发明。
图1示出安全模块组件的框图，该组件包括两个处理器，每一个连接到一组存储器，并通过交换存储器彼此连接。
具体实施例方式
根据优选实施例，图1中的组件IC一般在单个的芯片上制成，该芯片安装在便携式支撑体上，该支撑体由装有接触点或天线形式的访问ACC卡构成。
组件IC包括两个处理器CPU A，CPU B，它们借助于交换随机访问存储器DPR并通过非易失可编程可擦除存储器EEPROM A链接。第一处理器CPU A一方面连接到访问ACC，且另一方面连接到随机访问存储器RAM A及只读存储器ROM A。第二处理器CPU B也连接到随机访问存储器RAM B并连接到只读存储器ROM B，以及非易失可编程可擦除存储器EEPROM B。
根据一种替代的方式，一个附加的非易失可编程可擦除存储器STAT可以读/写R/W的方式连接到第一处理器CPU A。其作用是存储例如涉及组件的工作历史的数据，可对这些数据从外部通过访问ACC作读访问。
根据本发明一个主要的特别之处在于，第一处理器CPU A与非易失可编程可擦除存储器EEPROM A的连接配置为只读R，而与第二处理器CPU B的连接配置为既读又写R/W。本发明的另一方式是存在交换存随机访问储器DPR，其对每一处理器CPU A和CPU B的连接配置为读和写R/W。
这组件可从外部访问的第一处理器CPU A负责执行安全模块的已知任务，就是说诸如控制字CW和控制消息ECM的管理以及卡的权限的验证。可以想象，诸如鉴别，管理消息EMM的解密或密钥的管理及解密算法的管理的安全性操作是对于第二处理器CPU B的。
第二处理器CPU B管理并执行所有需要加密/解密例如存储在只读存储器ROM B中的密钥的安全操作。非易失可编程可擦除存储器EEPROM B包含根据由第一处理器CPU A通过交换随机访问存储器DPR传送的指令而解密所需的程序以及算法。
由于第一处理器CPU A以只读方式配置，非易失可编程可擦除存储器EEPROM A不能从外部被修改。通过经访问ACC接收的命令发出的处理器的每一指令暂时存储在交换随机访问存储器DPR，并在结果的数据由所述第二处理器CPU B通过端口R/W存储在非易失存储器EEPROM A之前，由第二处理器CPU B验证其执行。
根据一种替代的方式，处理器CPU B借助于连接C而不通过交换存储器DPR可直接控制处理器CPU A。这种控制例如允许根据由处理器CPU B进行的验证结果启动或快速阻塞处理器CPU A。
包括如先前所述组件的卡可用于数字付费电视解码器，其中一方面，在对由电缆或卫星传送的加密的视频音频数据流的访问权限上，另一方面在卡的操作软件上，都需要高级别安全性。
卡的一个功能在于通过验证伴随所述加密数据的控制消息ECM，控制对由解码器接收的加密的音频视频数据流的访问。当这一验证完成时，根据对包含在ECM消息中的音频视频数据的访问权限，对流数据的解密进行授权。
为了定义用户的权限，管理中心发送管理消息EMM，这些消息是各不同的，即对这一用户以唯一的密钥加密。根据本发明一个应用例子，这种消息不能由处理器CPU A解密，因为后者不配置用户唯一的个人密钥。这一密钥可以是对称的或非对称的(私有密钥和公共密钥)。
在我们的例子中将包含这权限的存储器是存储器EEPROM A。由于这一存储器只能通过处理器CPU B写访问，处理器CPU将通过交换存储器DPR向处理器CPU B发送管理消息EMM。处理器CPU B将开始其消息的解密周期，并在验证之后将以新的权限更新存储器EEPROM A。
根据另一替代的方式，还能够把这些权限置于存储器STAT中。这种情形下，消息EMM解密的结果将通过交换存储器DPR传送到处理器CPU A，以便存储在存储器STAT中。
在装有根据本发明的组件的卡中，存储在非易失存储器EEPROM A中的卡的软件的下载，或这一软件的更新，以更大的安全性被管理。实际上，在没有借助于处理器CPU B进行验证情况下不能通过访问ACC和处理器CPU A在这种卡中存储软件。
软件或更新是通过解码器以加密块的形式接收的，然后这将通过卡的访问ACC逐个传送到第一处理器CPU A。第一处理器CPU A不能对它们进行解密，因为它没有配置对应的密钥。这些块通过交换存储器DPR传送到CPU B。CPU B将以安全因而是不能中断的方式发起一个解密处理。这一操作的结果存储到CPU B的特定存储器，就是说EEPROM B。
可以预见到管理消息EMM中将包含验证值或签字。CPU B通过交换存储器DPR接收这一消息，并能够计算前面解密的数据块的签字，并将其与在消息中收到的签字进行比较。
一旦已进行了这一验证，CPU B将启动CPU A存储器即EEPROM A的写周期。
在这一比较的结果为负的情形下，软件的下载和更新过程被停止，且处理器CPU A或者向解码器发送一个出错消息，或一个下载重新启动命令。
当所有的块成功被验证并存储在存储器EEPROM B时，处理器CPU B把所述块转移到存储器EEPROM A。然后处理器CPU负责新软件的安装和启动。
根据一个替代的方式，在块向存储器EEPROM A转移之前，存储在存储器EEPROM B的块的组合可由处理器CPU B通过对整个块上的签字的计算被再次验证。然后与也是通过消息EMM获得的软件的整体签字进行比较。
公开一个操作上可选的方式，由CPU A对管理消息EMM进行处理。应当注意，在这些EMM消息的每一解密会话时，处理器CPUA向处理器CPU B请求直接执行解密所必须的密钥。一旦解密已完成，则密钥被擦除并只存储在CPU A的随机访问存储器RAM A中。这样在非易失存储器EEPROM A中没有立即存储该密钥，因而以这样该密钥通过访问ACC是可读访问的。只有立即计算的结果存储在随机访问存储器RAM A中，且处理器CPU A把最终的数据(例如权限)转移到存储器STAT。
如果安全任务的数目增加并超过单一处理器的能力，则能够根据要执行的操作的复杂性倍增处理器的数目。这种配置的框图将是图1框图的扩展，其中每一补充的处理器将连接到带有两端口的一个交换随机访问存储器DPR，其中一个端口链接到有对外访问功能的第一处理器。
根据一个替代方式，分开的交换随机访问存储器DPR可具有用于附加处理器连接所必须的那样多的补充端口。
权利要求
1.一种安全模块组件(IC)，包括至少两个处理器(CPU A，CPU B)，每一个连接到程序存储器(ROM A，ROM B)，连接到包含数据的非易失可编程可擦除(EEPROM)存储器(EEPROM A，EEPROM B)，以及用作处理期间暂时数据存储的随机访问存储器(RAM)RAM A，RAM B，第一处理器(CPU A)具有与组件(IC)外部的一个接口总线，其特征在于第二处理器(CPU B)借助于交换存储器(DPR)连接到第一处理器(CPUA)，第一处理器(CPU A)的非易失可编程且可擦除存储器(EEPROM A)具有对所述第一处理器(CPU A)的只读访问(R)，第二处理器(CPU B)具有对第一处理器(CPU A)的所述非易失可编程可擦除存储器(EEPROM A)的读写访问(R/W)。
2.根据权利要求1的组件，其特征在于，交换存储器(DPR)包括用于暂时数据存储的随机访问存储器，所述交换存储器(DPR)装有两个端口，每一个都按读写(R/W)配置，它们其中之一连接到第一处理器(CPU A)，而另一个连接到第二处理器(CPU B)。
3.根据权利要求1和2的组件，其特征在于，该组件安装在一个便携式支撑体上，包括用来与一个外部处理单元进行数据交换的访问(ACC)，所述访问(ACC)通过接口总线连接到第一处理器(CPU A)。
4.根据权利要求1到3的组件，其特征在于，第一处理器(CPUA)包括对安全模块的已知任务的执行装置，以及第二处理器(CPU B)包括安全操作的管理和执行装置，这些操作诸如证实，解密，或密钥及解密算法的管理。
5.根据权利要求1到4的组件，其特征在于，程序存储器(ROMB)及非易失可编程可擦除存储器(EEPROM B)包含程序及算法，它们对于根据由第一处理器(CPU A)通过交换随机访问存储器(DPR)传送的指令进行解密是必须的。
6.根据权利要求4的组件，其特征在于，第二处理器(CPU B)包括用于通过访问(ACC)和交换随机访问存储器(DPR)接收的数据的验证装置，所述数据在验证时暂时存储在该非易失存储器(EEPROMB)中。
7.根据权利要求2至6的组件，其特征在于，第二处理器(CPUB)包括通过端口(R/W)在非易失存储器A中存储验证的数据的存储装置。
8.根据权利要求2的组件，其特征在于，该组件安装在装有ISO7816格式电接触而形成访问(ACC)的一个卡上，所述卡的功能是作为付费电视解码器中的可移除的安全模块。
9.根据权利要求1的组件，其特征在于，该组件包括至少一个补充的处理器，其按读/写方式连接到一个补充的非易失可编程可擦除存储器的第一端口，所述存储器的第二端口以只读方式连接到第一处理器。
10.根据权利要求1的组件，其特征在于，该组件包括至少一个补充的处理器，其按读/写方式连接到非易失可编程可擦除存储器的一个补充端口，所述存储器以只读方式连接到第一处理器。
全文摘要
所述发明的目的是通过加密处理器或使用外部信号以扰动一个处理器或多个处理器正常操作的多个处理器，防止欺骗控制而优化改进芯片板的安全性。本发明的安全模块IC组件包括至少两个处理器CPU A和CPU B，其每一个连接到程序存储器ROM A和ROM B，可编程非易失且可擦写包含数据的存储器(EEPROM)EEPROM A和EEPROM B，并连接到用于在处理期间暂时存储数据的随机访问存储器(RAM)RAM A和RAM B，其中第一处理器CPU A包括用于与IC组件外部接口的总线，第二处理器CPU B借助于前向存储器DPR连接到第一处理器CPU A，第一处理器CPU A的非易失可编程可擦写存储器A具有对其只读的访问R，而第二处理器CPU B配有对第一处理器CPU A的所述非易失可编程可擦写存储器EEPROM A的读/写访问R/W。
文档编号G06K19/00GK1973308SQ200580021092
公开日2007年5月30日 申请日期2005年6月2日 优先权日2004年6月3日
发明者安德雷·库德尔斯基 申请人:纳格拉卡德股份有限公司