专利名称：信息记录/再现系统、设备和方法
技术领域：
本发明涉及一种信息记录/再现系统、信息记录/再现设备和信息记录/再现方法。具体上，本发明涉及一种处理音频/视频数据流的AV服务器系统。
背景技术：
近来，在编辑任何音频/视频信息时，AV服务器系统已经经常用于广播台、音频/视频信息分发系统等。AV服务器系统具有数据记录/再现设备、数据存储器件等。所述数据记录/再现设备在记录数据时按照诸如MPEG之类的任何数据压缩标准来编码和压缩任何音频/视频信息(或对任何音频/视频信息执行编码)。诸如首标信息之类的附加信息被加到所编码和压缩的音频/视频数据，由此产生MPEG流数据。
数据记录/再现设备在再现数据时从数据存储器件读取MPEG数据流，以解码和解压缩所述MPEG数据流(或对所述MPEG数据流执行解码)。任何被解码和解压缩的音频/视频数据被用作音频/视频信息。所述数据记录/再现设备向监控器发送这样的音频/视频信息。
这样的AV服务器被配备了加和减方向再现模式。在所述加方向再现模式(正向再现模式)中，被监控的视频图像正向移动，而在所述减方向再现模式(逆向再现模式)中，被监控的视频图像逆向移动。为了实现这些再现模式，为MPEG数据流的读出及其解码处理设置了一种良好的方式。
图1A-1C示出了在现有技术中在正向再现模式的情况下产生MPEG数据流的实例。图1A图解了编码器在数据记录模式中接收的MPEG数据流ENCin。在这个MPEG数据流ENCin中，在B画面、P画面和I画面上的15个画面B0-P14被编组为一组画面(GOP)。使用根据前一个或下一个I和P画面或前一个和下一个P画面的双向预测来预测B画面。使用根据前一个I或P画面的预测来预测P画面。使用根据前一个GOP的画面P14和当前GOP的画面I2的双向预测来预测画面B0、B1。向如此编码的MPEG数据流增加任何附加信息，并且如此增加的MPEG数据流被存储在数据存储器件中。
当再现数据时，从数据存储器件读出MPEG数据流，并且从其分离所述附加信息，由此使得音频/视频数据能够从MPEG数据流中被解码。图1B图解了解码器在数据再现模式中接收的MPEG数据流ENCout(DECin)。在这个MPEG数据流ENCout中，相对于前一个GOP，将在B画面、P画面和I画面上依次的15个画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13编组为一个GOP。如果解码所述MPEG数据流ENCout，则如图1C中所示提供所述MPEG数据流DECout。使用根据下一个和下一个I和P画面或前一个和下一个P画面的双向预测来预测B画面。使用根据前一个I或P画面的预测来预测P画面。在图1C中所示的MPEG数据流DECout中，使用根据前一个GOP的画面P14和当前GOp的画面I2的双向预测来预测画面B0、B1。
发明内容
如果试图在逆向再现模式中从MPEG数据流再现画面B0-P14，则必须具有两个GOP的数据，因为依次解码前一个GOP的画面I2到当前GOP的画面B13的数据的项，并且使用通过这个解码而获得的画面P14，以便获得当前GOP的图像。换句话说，如果缺少前一个GOP的画面P14，则难以在MPEG数据流中产生画面B0、B1。
如果在现有技术中的任何信息记录/再现设备基于现有技术的正向再现模式而在MPEG数据流的逆向再现模式中产生一个画面，则必须对于两个GOP(30个帧)——前一个和当前GOP——的数据执行解码以便获取期望的画面。
还必须每次从GOP的顶部解码画面，以便获得期望的图像。这使得以与记录速度相同的速度来在减方向上的再现很困难。特别是，在可变速度再现中，在将再现方向从其加方向向其减方向转换时，可能缺少必要的画面，难于获得任何平滑的逆向再现图像。
期望提供一种信息记录/再现系统、一种信息记录/再现设备和一种信息记录/再现方法，它们有可能防止缺少任何必要的画面，并且即使在可变速度再现中再现方向从其加方向向其减方向转换、也可能获得任何平滑的逆向再现图像。
按照本发明的一个实施例，提供了一种信息记录/再现系统。所述信息记录/再现系统具有数据存储器件，它存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成。所述系统还具有控制器件，它控制所述数据存储器件来读取所述MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成。所述系统还包括信息记录/再现设备，它包括存储器，所述设备解码所述MPEG数据流，该MPEG数据流由所述控制器件从所述数据存储器件读出的一组画面构成，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一中产生P画面，所述设备在存储器中存储所再现的图像数据，所述所再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成，并且所述设备控制从存储器的数据读取顺序。
在按照本发明的信息记录/再现的系统的所述实施例中，在所述数据存储器件中存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成。在此假设下，所述控制器件控制所述数据存储器件来读取MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成。所述信息记录/再现设备解码由所述控制器件从所述数据存储器件读出的一组画面构成的MPEG数据流，以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面。
例如，如果使用两个解码器，则在第一解码器已经解码了在当前组中的画面B0后，第二解码器在与第一解码器解码在当前组中的画面B1同时开始解码在下一个组中的画面I2。所述信息记录/再现设备在存储器——诸如微动存储器(jog memory)——中存储被再现的图像数据，所述图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5B6、B7、、P8、B9、B10、P11、B12、B13、P14、B0和B1构成。
因此，所述实施例可以迅速地从在MPEG数据流中的几乎一组画面产生具有连续性的逆向再现图像，并且将它们存储在所述微动存储器中。通过控制从所述微动存储器读出数据使得可以使用与记录速度相同的速度来在逆方向上进行再现，并且在MEPG长GOP中实现作为响应的改进。而且，在可变速度再现中，即使当再现方向从其加方向转换到其减方向并且反之亦然时，也有可能通过使用在所述微动存储器中存储的图像来获得任何平滑的逆向再现图像，而不缺少任何必要的画面(没有任何跳跃)。
按照本发明的另一个实施例，提供了一种信息记录/再现设备。所述设备具有数据存储部分，它存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成。所述设备还具有控制部分，它控制所述数据存储部分来读取所述MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11B12、B13、、P14、B0和B1构成。所述设备还包括信息记录/再现部分，它包括存储器，所述信息记录/再现部分解码所述MPEG数据流，该MPEG数据流由所述控制部分从所述数据存储部分读出的一组画面构成，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一中产生P画面，所述信息记录/再现部分在诸如微动存储器的存储器中存储所再现的图像数据，所述所再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B 10、P11、B12、B13、P14、B0和B1构成，并且所述信息记录/再现部分控制从存储器的数据读取顺序。
在按照本发明的信息记录/再现设备的所述实施例中，在所述数据存储部分中存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成。在此假设下，所述控制部分控制所述数据存储部分来读取MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成。所述信息记录/再现部分解码由所述控制部分从所述数据存储部分读出的一组画面构成的MPEG数据流，以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面。所述信息记录/再现设备在所述微动存储器中存储被再现的图像数据，所述被再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成。
因此，所述实施例可以迅速地从在MPEG数据流中的几乎一组画面产生具有连续性的逆向再现图像，并且将它们存储在所述微动存储器中。通过控制从所述微动存储器读出数据使得可以使用与记录速度相同的速度来在逆方向上进行再现，并且在MEPG长GOP中实现作为响应的改进。而且，在可变速度再现中，即使当再现方向从其加方向转换到其减方向并且反之亦然时，也有可能通过使用在所述微动存储器中存储的图像来获得任何平滑的逆向再现图像，而不缺少任何必要的画面(没有任何跳跃)。
按照本发明的另一个实施例，提供了一种信息记录/再现方法。所述方法包括步骤相对于由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成并且以此顺序被记录的MPEG数据流，将由在B画面、P画面和I画面上依序的画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成的MPEG数据流分组为一组；以及解码所述由一组画面构成的MPEG数据流，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一中产生P画面。所述方法还包括步骤在存储器中存储被再现的图像数据，所述被再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成；以及控制从所述存储器读取数据的顺序。
在按照本发明的所述信息记录/再现方法的所述实施例中，当产生任何逆向再现图像时，它们可以迅速地从在所述MPEG数据流中的几乎一组画面被产生，并且被例如存储在微动存储器中，所述图像具有连续性。通过控制从所述微动存储器读出数据使得可以使用与记录速度相同的速度来在逆方向上进行再现，并且在MEPG长GOP中实现作为响应的改进。而且，在可变速度再现中，即使当再现方向从其加方向转换到其减方向并且反之亦然时，有可能通过使用在所述微动存储器中存储的图像来获得任何平滑的逆向再现图像，而不缺少任何必要的画面。
此说明书的结论部分具体上指出和直接地提出了本发明的主题。但是，本领域内的技术人员通过参照附图阅读所述说明书的剩余部分将更好地理解本发明的构成和操作方法以及其另外的优点和目的，在附图中，相同的附图标号表示相同的元件。
图1A一1C分别是用于示出当在现有技术中执行正向和逆向再现(在加和减方向再现中)时的MPEG数据流的产生实例的图；图2是用于示出按照本发明的AV服务器系统的实施例的配置的框图；图3是用于示出按照本发明的AV服务器的实施例的内部配置的图；图4是用于示出按照本发明的数据记录/再现器件的一个实施例的内部配置的图；图5是用于示出在MXF文件中的数据结构的实例的图；图6A和6B分别是用于示出当执行逆(减)方向再现时用于分组在MPEG数据流中的画面的实例的图；图7A-7E分别是用于示出在每个DEC基底中的解码的开始处的定时实例的图；图8A和8B分别是用于示出在微动存储器中的所存储数据的量中的过渡实例的图；图9是用于示出当执行逆(减)方向再现时按照本发明的数据记录/再现器件的实施例的操作的流程图。
具体实施例方式
现在参见附图，下面具体地说明按照本发明的信息记录/再现系统、信息记录/再现设备和信息记录/再现方法的优选实施例。图2示出了按照本发明的AV服务器系统1的第一实施例的配置。
图2中所示的AV服务器系统1是信息记录/再现系统的一个实例。在视频和音频(包括声音和音乐)的广播台或信息分发中心中，AV服务器系统1在任何数据存储器件中写入和记录音频和/或视频(AV)数据流，并且/或者从所述数据存储器件读出AV数据流，并且再现所述AV数据流。
AV服务器系统1具有视频记录/再现设备(以下称为“AV服务器100”)和控制终端200。当记录数据时，AV服务器100接收关于视频和音频材料的信息段(AV输入)，并且在控制终端200的记录控制下将它们编码为数据。AV服务器100然后向所编码的数据增加任何附加信息，以便以产生具有预定数据格式的数据流。AV服务器100记录和存储这个数据流。
当再现数据时，AV服务器100在控制终端200的再现控制下读取已经被记录和存储的、具有预定数据格式的数据流。AV服务器100解码具有预定数据格式的所读取数据流。在解码后，AV服务器100在微动存储器中存储所解码的数据，并且在控制从微动存储器读出数据的顺序的情况下输出所述数据(AV输出)。微动存储器是用于使用微动(jog)来以与记录速度相同的速度来实现逆向再现的存储器。AV服务器100通过集线器400而连接到网络500。AV服务器100从或向网络500接收或发送具有预定数据格式的数据流。这是因为建立了从网络500访问优先权，以便AV服务器100可以原样地记录和管理诸如MXF文件格式数据和AVI格式数据之类的文件格式数据——如果这是完全可能的话。
图3示出了AV服务器100的一个实施例的内部配置。图3中所示的AV服务器100具有用于文件系统(作为文件管理器)的个人计算机(以下称为“FM个人计算机80”)、用于网络接口的个人计算机(以下称为“网络接口(NET IF)个人计算机90”)、四个数据记录/再现器件101-104、四个数据存储器件(以下称为“RAID”)301-304和光纤通道开关602。
FM个人计算机80通过诸如以太网(ETHERNET)(商标)之类的局域网(LAN)19而连接到网络接口个人计算机90和四个数据记录/再现器件101-104。FM个人计算机80控制要在AV服务器100中被管理的AV数据流的任何附加信息(文件信息)。FM个人计算机80经由数据记录/再现器件101等来保存要被定位在任何文件首标部分和文件尾标(footer)部分中的任何信息——它们被加到所述AV数据流。
网络接口个人计算机90连接到网络500。网络接口个人计算机90从数据提供系统接收具有多功能格式的任何数据流，并且将任何附加信息从所接收的数据流分离以保持和管理它。具有多功能格式的所述数据流由AV数据流和任何附加信息构成，所述AV数据流包括音频数据和视频数据。所述附加信息包括文件首标部分和文件尾标部分。例如，当网络接口个人计算机90经由网络而接收或发送数据时，网络接口个人计算机90根据来自FM个人计算机80的信息来对于所述文件首标部分和文件尾标部分执行任何增加或任何删除。所述增加或删除被执行使得AV服务器100可以精确地和平滑地从网络500记录或控制具有多功能格式的数据流。
每个数据记录/再现器件101-104通过光通信线(光纤通道(FC))而连接到光纤通道开关602，以实现数据的任何高速写入/读取操作。光纤通道开关602连接到四个RAID 301-304。作为所述RAID 301-304，使用诸如磁盘或磁光盘之类的记录介质等。
当记录数据时，数据记录/再现器件101接收关于视频和音频材料的任何信息(作为AV输入的SDI数据)，并且在控制终端200的记录控制下按照预定的压缩标准(MPEG等)来编码和压缩所述SDI数据(对所述SDI数据执行编码)。所述SDI数据涉及关于在关于视频和音频的广播台或信息分发中心中按照NTSC方案或PAL方案而产生或编辑的视频和音频材料的任何信息。数据记录/再现器件101向通过压缩所述SDI数据而获得的AV数据流增加任何附加信息，以产生具有预定格式的AV数据流。所述AV数据流通过光纤通道开关602而被记录在RAID 301-304的任何一个中。
当再现数据时，数据记录/再现器件101在控制终端200的再现控制下一根据来自RAID 301-304的任何一个的附加信息来读取具有预定数据格式的AV数据流。例如，数据记录/再现器件101解码和解压缩(再现解码于)从RAID301读出的、具有预定数据格式的AV数据流。数据记录/再现器件101然后向例如图像显示器或音频输出器件输出作为AV输出的、如此解码和解压缩的SDI数据。
图4示出了按照本发明的数据记录/再现器件101的实施例的内部配置。
图4中所示的数据记录/再现器件101具有一个从/向对于光纤通道输入/输出数据的基底(以下称为“FC输入/输出基底11”)；三个编码器基底(以下称为“ENC基底31-33”)；三个解码器基底(以下称为“DEC基底41-43”)；以及一个记录/再现控制基底12。应当注意，三个DEC基底41-43被独立地操作，并且每个DEC基底具有两个解码器芯片，其中，当以与记录速度相同的速度来执行逆向再现时，每个解码器芯片同时接收数据，同时每个解码器芯片以一个时间差来解码和再现数据。
记录/再现控制基底12具有CPU接口(以下称为“CPU接口电路21”)和CPU块22。CPU块22具有主CPU 23。主CPU 23控制在FC输入/输出基底11上安装的电路和/或存储器。例如，CPU 23从FM个人计算机80获取关于在RAID 301中的写入区域的任何信息，并且当所述AV数据流的数据占用了在FC输入/输出基底11上安装的库存储器14中的预先保留的地址区域时使得RAID 301可以记录AV数据流。记录/再现控制基底12的一个未示出的输入/输出端口连接到AV串行底板53。FC输入/输出基底11连接到所述AV串行底板53。
FC输入/输出基底11被配置为记录/再现部分。FC输入/输出基底11具有光纤通道接口电路(因此称为“FC块13”)、库存储器14、编码器/解码器接口电路(以下称为“底板块15”)和FC子CPU 16。FC块13由场可编程门阵列(FPGA)组成，并且具有光信号处理功能。例如，FC块13连接到光纤通道开关602，向光纤通道开关602发送根据AV数据流而调制的光信号。
FC块13也具有未示出的光信号处理部分，用于根据所述数据流而执行任何光信号处理。FC块13连接到库存储器14，所述库存储器14以帧为单位来存储所述AV数据流。例如，向在库存储器14中的指示地址区域写入所述AV数据流。一个接一个地在所述AV数据流上增加(布置)关于地址区域的信息。
所述AV数据流被传送到由所述信息指示的地址区域。这使得库存储器14可以执行所述AV数据流的缓冲。作为库存储器14，使用硬盘等。库存储器14与底板块15连接。所述底板块15与AV串行底板53连接，AV串行底板53从和向ENC基底31-33和DEC基底41-44的每个的输入/输出端口接收和发送AV数据流。
在FC输入/输出基底11中内置了FC子CPU 16(在附图中被示出为FCCPU)，它由FPGA构成并且是相对于主CPU 23的本地和辅助CPU(Nios)。在记录数据时FC子CPU 16仲裁从多个ENC基底31-33接收的AV数据流被传送到的目的地。FC子CPU 16也根据来自主CPU 23的任何控制命令控制库存储器14读取和写入AV数据流，并且经由光纤通道开关602来执行对于RAID 301等的访问控制。例如，FC子CPU 16从主CPU 23接收关于其中要在RAID 301中写入AV数据流的区域的信息，并且根据这个信息来控制FC块13向RAID 301写入在库存储器14上存储的AV数据流。
ENC基底31-33和DEC基底41-44连接到AV串行底板53。ENC基底31具有SDI输入块34、MPEG编码器35、音频块36、ENC子CPU 38(在附图中被示出为ENC CPU)、微型库存储器39和封装块70。
ENC基底31当记录数据时接收NTSC方案或PAL方案的音频/视频信号SDI，并且根据诸如MPEG之类的任何信号压缩标准来编码和压缩所接收的信号SDI(对所接收的信号SDI执行编码)。ENC基底31向通过压缩信号SDI而获得的音频/视频数据增加任何附加信息以产生AV数据流。ENC基底31每次当在库存储器14中存储一个帧的AV数据流时在主CPU 23的控制下在任何时间向FC输入/输出基底11发送所述AV数据流。当ENC基底31从控制终端200接收任何控制信号时执行此。ENC基底31等使用诸如RS-422A之类的任何通信协议通过通信电缆来连接到控制终端200。
在本实施例中，对于AV数据流要被传送到在库存储器14中的什么位置的指令，关于其的信息被一个接一个地布置在AV数据流上。这使得AV数据流能够被写入在库存储器14中的被指令的地址区域中。类似地，其他的ENC基底32和33接收音频/视频信号SDI并传送AV数据流。这些其他的ENC基底32和33具有与ENC基底31相同的配置和功能，将省略其详细说明。
DEC基底41具有解封装块44、MPEG解码器45、音频块46、微动存储器47、SDI输出块48和DEC子CPU 49(在附图中被示出为DEC CPU)。
当再现数据时，DEC基底41通过解封装块44从库存储器14接收AV数据流。解封装块44从所述AV数据流分离任何附加信息以产生MPEG数据流。解封装块44分别向MPEG解码器45和音频块46发送MPEG数据流——所述附加信息与其分离。MPEG解码器45根据预定的MPEG标准来解码和解压缩MPEG数据流(对MPEG数据流执行解码)，以输出视频数据。音频块46对于所述MPEG数据流再现解码以输出音频数据。
微动存储器47存储如此解封装和解码的音频和视频数据。在微动存储器47中，使用其链接功能以帧为单位来向和从任何解码系统绑定和分离数据。微动存储器47可以将分离的帧——而不是连续的帧——彼此链接，以再现连续图像。
在本实施例中，在微动存储器47中，用于确定数据量的门限值被设置以将所述门限值与如此解封装和解码的音频和视频数据量相比较。如果所述音频和视频数据的量低于所述门限值，则DEC子CPU 49控制DEC基底41和42来对于下一个GOP的数据执行解封装和解码。
如此解码的音频和视频数据变为SDI数据。微动存储器47通过SDI输出块48向例如图像显示器或音频输出器发送这样的SDI数据。在此实施例中，使用微动存储器47和两个DEC基底41和42使得图像可以在减方向上平滑地再现，并且在所述图像中具有良好的连续性。
应当注意，DEC基底41从控制终端200接收任何控制信号。DEC基底41等使用诸如RS-422A之类的任何通信协议来通过通信电缆而连接到控制终端200。类似地，其他DEC基底42和43接收AV数据流，并且发送SDI数据。这些其他的DEC基底42和43具有与DEC基底41相同的配置和功能，将省略其详细说明。
在上述的AV串行底板53中，提供了CPU总线29。FC子CPU 16、主CPU 23、在ENC基底31-33的每个上的ENC子CPU 38、在DEC基底41-43的每个上的DEC子CPU 49和REF输入基底50连接到CPU总线29。REF输入基底50具有定时产生器(TG)块51和LTS子CPU 52(在所述附图中被示出为LTS CPU)。在LTS子CPU 52的控制下，TG块51接收REF信号(帧同步信号)，并且向基底11、12、31-33、41-43等的每个提供REF信号。LTS子CPU 52经由以太网(商标)19而连接到FM个人计算机80和网络接口个人计算机90，并且连接到CPU总线29以与FM个人计算机80、网络接口个人计算机90、主CPU 23等通信。在本实施例中，其他的数据记录/再现器件102-104与数据记录/再现器件101的配置具有相同的配置，将省略其详细的说明。
图5示出了在MXF文件中的数据结构的格式实例。
在图5中所示的MXF文件中的数据结构最好被应用到AV多数据格式，所述数据格式用于按照本发明的AV服务器系统1的实施例中。在MXF文件的数据结构中，所述AV数据流的构成是文件首标部分、文件主体部分和文件尾标部分，它们具有分层的结构。
所述文件主体部分包括例如以60帧为单位(在NTSC的情况下)被复用为AV数据流的视频数据和音频数据。这个MXF文件对应于任何各种记录格式而不依赖于平台，并且对应于作为可升级的软件的Quick Time(QT)(商标)。
所述文件首标部分包括用于使用QT按照MXF标准来再现和/或编辑在所述文件主体部分中布置的视频数据和音频数据的任何必要信息。在所述文件首标部分中，从其顶部向其尾部依序将Run In、首标分隔包和首标元数据布置为MXF首标。
Run In是如果满足按照11字节的模式则用于解译MXF首标的开始的选项。Run In可以被保存最大64千字节，但是在本实施例中被保存8字节。作为Run In，可以在MXF首标中使用除了按照11字节的模式之外的任何其他者。
首标分隔包(partition pack)包括用于识别文件首标部分的所述按照11字节的模式、用于指示被布置在文件主体部分中的数据的格式及其文件格式的信息等。首标元数据包括用于读取在文件主体部分中布置的AV数据所需要的信息。
所述文件主体部分由一般容器(GC)或必要容器(EC)构成。所述一般容器包含分隔包(PP)、索引表、编辑单元。所述编辑单元以从帧为单位第一帧到第十帧的帧被布置。
文件尾标部分包括尾标分隔包和随机索引包。
一个帧的编辑单元包括例如以60帧(在NTSC的情况下)为单位而被复用的AV数据。一个帧的编辑单元包括系统项目、画面项目、声音项目和其他项目(辅助)。
系统项目描述本地时间代码(LTC)、UMID和必要标志。声音项目包括例如四个块。画面项目包括关键字(K)和数据长度(L)以及作为其下层的I、P或B画面(MPEG ES)，其后跟随K、L和填充符。声音项目包括K和L以及作为其下层的1ch AES3元素，其后跟随K、L和填充符。
文件尾标部分包括尾标分隔包。所述尾标分隔包包括用于识别所述文件尾标部分的数据。
如果给出如此配置的MXF文件，则基于MXF标准的AV服务器100首先读取在首标分隔包中的安装11字节的模式，以发现MXF首标。AV服务器100可以根据在MXF首标中的首标元数据来读取在GC中包括的AV数据。
图6A和6B示出了当执行逆向再现时用于分组在MPEG数据流中的画面的实例。
在现有技术中，为了根据当前的GOP而产生一个图像，必须解码前一个GOP，然后执行任何解码。在本实施例中，从解码的主体去除(省略)当前GOP的画面B0和B1，并且取代它们，使用其下一个GOP的画面B0和B1。然后依次解码从其去除画面B0和B1的当前GOP的画面和下一个GOP的画面B0和B1，由此从具有连续性的画面I2到画面B1产生由15个画面组成的逆产生图像。微动存储器可以存储所述逆产生图像的数据。
图6A中所示的MPEG数据流DECin是当再现数据时例如DEC基底41从库存储器(数据存储部分)14接收的MPEG数据流。RAID 301已经读取MPEG数据流DECin，并且将其发送到库存储器14，所述MPEG数据流DECin作为其构成是在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13的MPEG数据流。
构成在本实施例中的控制器件的主CPU 23当再现数据时重新布置在MPEG数据流DECin中的画面，以便所述MPEG数据流可以由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成。此时，主CPU 23去除当前GOP的画面B0和B1，并且取代它们，主CPU 23向从其去除画面B0和B1的当前GOP的画面增加下一个GOP的画面I2、B0和B1。
换句话说，为了新分组画面，主CPU 23控制DEC子CPU 49来去除当前GOP的B画面的画面B0和B1，以将所述画面重新布置，以便所述MPEG数据流的的构成是在剩余的B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13，以便将它们从库存储器14向DEC基底41发送，并且发送下一个GOP的画面I2、B0和B1。
关于在DEC子CPU 49的控制下如此读取的MPEG数据流的所述分组的画面，DEC基底41解码所述MPEG数据流以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面。DEC基底41然后在微动存储器47中存储作为在图6B中所示的解码器输出DECout的、被再现的图像数据，所述被再现的图像数据的构成是在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1。因此，使用下一个GOP的画面B0和B1来作为当前GOP的画面使得可以再现仅仅由几乎一个GOP数据的数量构成的再现图像。
图7A-7E示出了在每个DEC基底41、42中的解码的开始的定时实例。
在图7A中所示的MPEG数据流中，相对于减方向再现模式，所述MPEG数据流在图7A中所示的右箭头的方向上被解码，并且在图7A中所示的左箭头逆方向上被再现。在此假设下，在数据记录/再现器件101中，从库存储器14向DEC基底41传送MPEG数据流，所述MPEG数据流的构成是在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1，如图7B中所示。DEC基底41然后解码所述MPEG数据流以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面。因此，微动存储器47存储解封装的和解码的图像数据，所述图像数据的构成是在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1，如图7C中所示。
在本实施例中，当DEC基底41解码最后的画面B1时，DEC基底42从库存储器14接收MPEG数据流，并且开始解码它们，所述MPEG数据流被包括在下一个逆向再现的组中，并且其构成是在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1。换句话说，在解码当前GOP的画面B0后，与DEC基底41解码当前GOP的画面B1同时，DEC基底42开始解码要接着逆向再现的GOP的画面I2。这是因为如果使用与记录相同的速度来逆向再现图像，则一个解码器在依序解码画面时可能使得图像的再现不完整。因此，当在第一DEC基底41中的解码数据量超过在微动存储器47中的门限值时，第二DEC基底42用于解码下一个GOP的画面。对于解码在图7B和7D中所示的圆圈包围的重叠部分需要两个解码器。
类似于DEC基底41，DEC基底42解码MPEG数据流以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面。因此，微动存储器47还存储解封装和解码的图像数据，所述图像数据的构成是在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1，如图7E中所示。
图8A和8B示出了在微动存储器47内的存储数据量中的过渡实例。如图8A和8B中所示，在微动存储器47中设置门限值Vth。在图8A、8B的每个中所示的阴影指示器8v是用于指示AV数据的降低状态的光标。在本实施例中，当在减方向上再现数据时，像在图8A中所示的箭头方向那样，阴影指示器8v从在图8A中的右侧向左侧移动。图8A示出了在时段t1在微动存储器47内的数据存储状态。在图8A中所示的状态，阴影指示器8v处于在右侧远离门限值Vth的位置，因此第二解码器可以停止其操作。
时间过去变为时段t2。当阴影指示器8v移动到所述门限值Vth或之下时，DEC基底42从库存储器14接收MPEG数据流，并且开始解码它，所述MPEG数据流由在下一个GOP上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成。这是因为改善了图像和声音的连续性、响应性和平滑性。
下面将说明按照本发明的信息记录/再现方法的一个实施例。图9是有示出当执行逆向再现时按照本发明的数据记录/再现器件101的实施例的操作的流程图。
在本实施例中，可以在再现模式中选择减方向再现模式(以下称为“逆向再现模式”)和加方向再现模式(以下称为“正向再现模式”)。在由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成的MPEG数据流中，取代这个组的画面B0和B1，向这个组的GOP——从其去除了画面B0和B1——的MPEG数据流增加下一个GOP的画面B0和B1，以便产生当前GOP的GOP的MPEG数据流。在第一解码器已经解码了在当前GOP中的画面B0后，第二解码器与第一解码器解码在当前GOP中的画面B1同时地开始解码要接着逆向再现的、在GOP中的画面I2。
按照这些操作条件，在图9中所示的流程图中的步骤A1，所述处理设置再现模式。控制终端200可以向数据记录/再现器件101发送用于设置再现模式的控制信号，以设置再现模式。
接着，在步骤A2，主CPU 23根据再现模式来分支其控制。如果选择了逆向再现模式，则处理进行到步骤A3，其中主CPU 23执行新GOP的产生。主CPU 23产生MPEG数据流，其构成是在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1，如图6A中所示。通过下述方式来获得这样的新产生的MPEG数据流从当前GOP的B画面去除画面B0和B1，从库存储器14向DEC基底41发送由在剩余的B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成的MPEG数据流，并且向其增加下一个GOP的画面I2、B0和B1。
处理进行到步骤A4或A10。步骤A4到A9涉及在DEC基底41中的第一解码器(以下称为“DEC#1”)的操作。步骤A10到A15涉及在DEC基底41中的第二解码器的操作(以下称为“DEC#2”)。处理进行到步骤A4-A9或A10-A15，所述步骤一般一个接一个地进行。在一个时段中，可以同时操作这些步骤。
在步骤A4，DEC基底41等待接收DEC#1的开始命令。如果接收到DEC#1的开始命令，则处理进行到步骤A5，在此执行解码。主CPU 23控制DEC子CPU 49来按照画面的上述顺序从库存储器14读取MPEG数据流，并且将其发送到DEC基底41。主CPU 23向当前GOP——从其去除了画面B0和B1——的MPEG数据流增加下一个GOP的画面I2、B0和B1，取代当前GOP的画面B0和B1。
DEC基底41解码由一个分组的画面构成的MPEG数据流，以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面，并且产生逆向再现的图像数据，所述图像数据的构成是在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1(见图6B中所示的DECout)。在步骤A6，微动存储器47存储解码的数据。在步骤A7，微动存储器47向图像显示器和/或音频输出器件输出SDI数据。
另一方面，在步骤A7同时，微动存储器47在步骤A8观看所存储数据的数量。如果所存储的数据量低于门限值，则处理进行到步骤A9，在此，用于开始在DEC基底41中的第二解码器的触发器(DEC#2的开始命令)被传送到在DEC基底41中的第二解码器。应当注意，在当完成解码一个GOP时的一个时段中，在DEC基底41中的第一解码器停止解码，并且等待DEC#1下一个开始命令。
在本实施例中，因为DEC基底41在步骤10等待接收DEC#2的开始命令，因此处理进行到步骤A11，在此，如果在步骤A9接收到DEC#2的开始命令则解码开始。在步骤A12，微动存储器47存储解码的数据，诸如图6B中所示的DECout。在步骤A13，微动存储器47向图像显示器和/或音频输出器件输出SDI数据。
另一方面，在步骤A13的同时，微动存储器47在步骤A14观看存储的数据量。如果所存储的数据量低于门限值，则处理进行到步骤A15，在此，用于开始在DEC基底41中的第一解码器的触发器(DEC#1的开始命令)被传送到在DEC基底41中的第一解码器。应当注意，在当完成解码一个GOP时的一个时段中，在DEC基底41中的第二解码器停止解码，并且等待DEC#2下一个开始命令。因此，在DEC基底41中的第一和第二解码器一个接一个地运行(来回切换模式)，以执行逆向再现模式，其中包括当同时部分地操作所述步骤时的一个时段。
如果在步骤A2选择正向再现模式，则处理进行到步骤A16，在此，在DEC基底41中的第一和第二解码器按照类似于现有技术的方法来执行加方向再现处理。
因此，数据记录/再现器件101和信息记录/再现方法被应用到本发明的AV服务器系统1的一个实施例。主CPU 23使得DEC基底41可以从其读取MPEG数据流，其构成是在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1。
DEC基底41解码由DEC子CPU 49读出的、由一个分组的画面构成的MPEG数据流，以从前一个和下一个P和I画面或前一个和下一个P画面产生B画面，并且从前一个I画面或前一个P画面产生P画面，在微动存储器中存储被再现的图像数据，并且控制从微动存储器读出数据的顺序，所述图像数据的构成是在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1。
因此，在这些实施例中，有可能从几乎一个GOP的MPEG数据流迅速产生具有连续性的任何逆向再现图像。这使得可以在MPEG长GOP中实现以与记录速度相同的速度来进行逆向再现。而且，在可变速度再现中，即使当再现方向从其加方向向其减方向转换并且反之亦然时，也有可能如果使用在微动存储器中存储的图像，则获得任何逆向再现图像，其中可以给出在图像中的平滑的逆向运动，而不缺少(跳过)任何必要的画面。
通过控制从微动存储器47读出由在DEC基底41中的第一和第二解码器解码的再现图像数据的项目使得可以使用与记录速度相同的速度来在逆方向上进行再现，并且在MEPG长GOP中实现作为响应的改进。
本发明的实施例最好被应用到具有逆向再现模式的AV服务器系统，所述逆向再现模式在减方向上再现音频/水平数据量。
本领域内的技术人员应当明白，可以根据设计要求和其他因素——只要它们在所附的权利要求或其等同者的范围内——来进行各种修改、组合、子组合和改变。
本发明包含与2005年4月15日在日本专利局提交的日本专利申请JP2005-119089相关联的主题，其整体内容通过引用被包含在此。
权利要求
1.一种信息记录/再现系统，包括数据存储器件，它存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成；控制器件，它控制所述数据存储器件来读取MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成；信息记录/再现设备，它包括存储器，所述设备解码MPEG数据流，该MPEG数据流由所述控制器件从所述数据存储器件读出的一组画面构成，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一个中产生P画面，所述设备在存储器中存储所再现的图像数据，所述所再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成，并且所述设备控制从存储器的数据读取顺序。
2.按照权利要求1的信息记录/再现系统，其中，取代由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12以及B13构成的MPEG数据流中的画面B0和B1，所述控制器件使用在下一个组中的画面B0和B1来补充该组的画面。
3.按照权利要求1的信息记录/再现系统，其中，所述信息记录/再现设备包括第一解码器和第二解码器，它们每个解码所述MPEG数据流，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一个中产生P画面，其中，在第一解码器已经解码了在当前组中的画面B0后，第二解码器在第一解码器解码在当前组中的画面B1的同时开始解码在要接着逆向再现的组中的画面I2。
4.一种信息记录/再现设备，包括数据存储部分，它存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成；控制部分，它控制所述数据存储部分来读取MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成；信息记录/再现部分，它包括存储器，所述信息记录/再现部分解码所述MPEG数据流，该MPEG数据流由所述控制部分从所述数据存储部分读出的一组画面构成，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一中产生P画面，所述信息记录/再现部分在存储器中存储所再现的图像数据，所述所再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成，并且所述信息记录/再现部分控制从存储器的数据读取顺序。
5.按照权利要求4的信息记录/再现设备，其中，取代由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12以及B13构成的MPEG数据流中的画面B0和B1，所述控制器件使用在下一个组中的画面B0和B1来补充该组的画面。
6.按照权利要求4的信息记录/再现设备，其中，所述信息记录/再现部分包括第一解码器和第二解码器，它们每个解码所述MPEG数据流，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一中产生P画面，其中，在第一解码器已经解码了在当前组中的画面B0后，第二解码器在第一解码器解码在当前组中的画面B1的同时开始解码在要接着逆向向再现的组中的画面I2。
7.按照权利要求6的信息记录/再现设备，其中，所述存储器连续地存储通过第一和第二解码器的解码而获得的数据的项目，其中，在存储器中设置门限值，并且其中，根据所述门限值在第一和第二解码器的每个中确定解码开始定时。
8.一种信息记录/再现方法。所述方法包括步骤相对于由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成并且以此顺序被记录的MPEG数据流，将由在B画面、P画面和I画面上依序的画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成的MPEG数据流分组为一组；并且解码所述由一组画面构成的MPEG数据流，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一中产生P画面；在存储器中存储被再现的图像数据，所述被再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成；并且控制从所述存储器读取数据的顺序。
9.按照权利要求8的信息记录/再现方法，其中，取代由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12以及B13构成的MPEG数据流中的画面B0和B1，该组的画面采用在下一个组中的画面B0和B1得以补充。
10.按照权利要求8的信息记录/再现方法，其中，在解码了在当前组中的画面B0后，在解码在当前组中的画面B1的同时开始解码在下一个组中的画面I2。
11.一种信息记录/再现系统，包括数据存储装置，它存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成；控制装置，它控制所述数据存储装置来读取MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成；信息记录/再现装置，它包括存储器，所述信息记录/再现装置解码所述MPEG数据流，该MPEG数据流由所述控制装置从所述数据存储装置读出的一组画面构成，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一个中产生P画面，所述信息记录/再现装置在存储器中存储所再现的图像数据，所述所再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成，并且所述信息记录/再现装置控制从存储器的数据读取顺序。
12.一种信息记录/再现设备，包括数据存储装置，它存储MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成；控制装置，它控制所述数据存储装置来读取MPEG数据流，所述MPEG数据流由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成；信息记录/再现装置，它包括存储器，所述信息记录/再现装置解码所述MPEG数据流，该MPEG数据流由所述控制装置从所述数据存储装置读出的一组画面构成，以从前一个和下一个P画面和I画面以及前一个和下一个P画面中的任何一个中产生B画面，并且从前一个I画面和前一个P画面中的任何一个中产生P画面，所述信息记录/再现装置在存储器中存储所再现的图像数据，所述所再现的图像数据由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成，并且所述信息记录/再现装置控制从存储器的数据读取顺序。
全文摘要
信息记录/再现系统解码由在B画面、P画面和I画面上依序的一组画面I2、B0、B1、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13构成的MPEG数据流，以变为由在B画面、P画面和I画面上依序的一组画面I2、P5、B3、B4、P8、B6、B7、P11、B9、B10、P14、B12、B13、I2、B0和B1构成的MPEG数据流。所述系统产生再现图像，其由在B画面、P画面和I画面上依序的一组画面I2、B3、B4、P5、B6、B7、P8、B9、B10、P11、B12、B13、P14、B0和B1构成。被再现的图像可以防止缺少任何必要的画面，并且获得任何平滑的逆向再现图像。
文档编号G06F12/00GK1848940SQ20061007436
公开日2006年10月18日 申请日期2006年4月17日 优先权日2005年4月15日
发明者细谷有加里 申请人:索尼株式会社