专利名称：刻录系统及其方法
技术领域：
本发明涉及一种刻录系统及其方法，尤其涉及一种可对数个芯片同时进行刻录并对刻录完成后的芯片自动进行并行校验的一对多式刻录系统及其方法。
背景技术：
通常，在刻录系统中，一次性地刻录多个目标芯片可具有多种实现方式，比如可以采用一个主控芯片只对一个目标芯片进行刻录的系统，然后平行多个这样的系统以实现一次刻录多片芯片，这种方式实现简单、速度快，但其缺点是成本高、总线利用率偏低而且刻录效率低，因此逐渐被新的一对多的刻录形式所取代。
图1所示为多总线对应多目标芯片的刻录系统，其可完成一个主控芯片对多个目标芯片的刻录。安装在主机1上的操作软件通过控制接口11与主控芯片3的控制接口31通讯，传递命令和数据，由主控芯片3中的处理器(ARM)33进行分析处理，当接收到刻录命令时主控芯片3从母片芯片2读出刻录数据(可逐个扇区〔sector〕读取)，再将读出的数据作为目的数据通过刻录接口35逐一写入到目标芯片组4的每个目标芯片41上(每片目标芯片具有不同的地址)，全部目的数据写完后，主控芯片3通过刻录接口35从每个目标芯片41读出刻录的数据进行校验(校验写入的数据内容是否与母片芯片中的数据内容相一致)，如果校验结果正确则进行下一次刻录，如果不正确则重新刻录出错的目标芯片41。目标芯片41上的所有数据、状态均完全从母片芯片2中复制。
因此，可以比较清楚地计算出一个主控芯片完成刻录的时间，以刻录四片目标芯片为例，假设完成对一片目标芯片刻录需要的时间为t，则总的刻录时间则为4t，是所刻录目标芯片数量的线性倍数。以实际刻录型号为AM291v320的目标芯片为例，且以1MHZ的频率、每次读取双字节数据计算，目标芯片为32MBit快闪(Flash)内存，刻录四片这样的芯片所用时间可以分解为读取母片芯片的数据到主控芯片时间T1≈2S；对一个目标芯片进行写数据的时间T2≈40S；写入完毕后将数据读出的时间T3≈2S；主控芯片将读出的数据进行校验的时间T4≈1S，因此完成四片芯片刻录所需的时间T≈T1+4×(T2+T3+T4)＝174S。
虽然这种刻录系统的操作形式是一对多的方式，但实际上一次只能对一个目标芯片进行刻录，而且主控芯片要对所有目标芯片进行同样的操作，所有的校验工作也必须放在主控芯片上完成，占用了主控芯片大量的时间，而实际上主控芯片并不是单单处理这些事情，还需完成和主机的大量数据交换，这样使得主控芯片应接不暇，不能够发挥更高的性能，此外传输数据的增加势必会提高发生错误的概率，导致正确率下降，使刻录芯片的时间大大延长，造成工作效率的降低。
发明内容
为了解决上述现有技术中的问题与缺陷，本发明的目的在于，提供一种刻录系统及其方法，用于提高刻录效率，节省刻录时间。
本发明所提供的一种刻录系统，用以对数个待刻录芯片同时进行刻录，包含有储存有待刻录数据的母片芯片；用于从母片芯片获取待刻录数据的主控芯片；由主控芯片控制的刻录装置，其进一步包含用于接收主控芯片发送的数据的数据接收接口；与各待刻录芯片一一对应的数个操作接口，其用于依照从数据接收接口获得的数据同时对各待刻录芯片进行读写操作；连接各操作接口的总线开关，由主控芯片控制其开关以实现对所述各待刻录芯片同时刻录。本发明所提供的一种刻录方法，用以对数个待刻录芯片同时进行刻录，包含以下步骤主控芯片获得母片芯片中的待刻录数据；主控芯片向刻录装置发送待刻录数据和刻录命令；开启刻录装置的总线开关以导通数个操作接口；以及各操作接口将待刻录数据写入与之对应的数个待刻录芯片中。
本发明的刻录系统及方法能够真正实现平行刻录工作，即刻录多片目标芯片和刻录一片芯片所用的时间相差无几，开放了主控芯片，可以使主控芯片能够更多的去处理其它事物，大大提高刻录工作的效率。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1为现有技术的刻录系统的系统方块图；图2为本发明的刻录系统的系统方块图；以及图3为本发明的刻录方法的方法流程图。
其中，附图标记1、100 主机2、200 母片芯片3、300 主控芯片4、400 目标芯片组11、31、110、310 控制接口33、330处理器35 刻录接口41、410目标芯片350状态获取接口370总线接口500刻录/校验装置501读数据接口503状态机530校验单元550总线开关570数据接收接口590操作接口步骤100系统初始化并发送命令步骤101解析主机命令步骤103读取母片中的数据步骤105发送写命令到刻录/校验装置步骤107开启总线开关步骤109写数据到目标芯片步骤111判断是否完全写完步骤113母片芯片和目标芯片读取数据到校验电路步骤115校验电路校验并将结果发送给主控芯片步骤117主控芯片记录校验结果步骤119判断是否有出错芯片步骤121重写出错芯片步骤123进行下一轮刻录具体实施方式
以下，将结合附图部份对本发明的较佳实施方式作详细说明。
请参考图2，图中表示了本发明的刻录系统的结构，此刻录系统包含主机100、母片芯片200、主控芯片300、刻录/校验装置500和目标芯片组400。主机100与主控芯片300之间通过各自的控制接口110和310通讯，主控芯片300可从母片芯片200读出待刻录的数据存入缓冲器内，与现有技术不同的是，主控芯片300不直接刻录目标芯片410，而是通过控制一个刻录/校验装置500进行刻录和其它动作，以下将着重描述本发明刻录系统的重要组件刻录/校验装置500及其与其它组件之间的关联。
刻录/校验装置500包含能从母片芯片200读出待刻录数据的读数据接口501、用于将已刻录到目标芯片410中的数据与母片芯片200中的数据进行比对的校验单元530、与目标芯片410对应连接并可进行数据读/写操作的多个操作接口590、与各个操作接口590分别连接的总线开关550、与主控芯片300的总线接口370通讯的数据接收接口570，和控制模块之间通讯时机及获取各个模块状态的状态机503。
其中，数据接收接口570是一个总线接口，它从总线接口370获取主控芯片300的命令和刻录数据，这些命令包括询问刻录/校验装置500是否准备就绪的命令和读/写命令等等。当状态机503从数据接收接口570接收到主控芯片300的询问刻录/校验装置500是否准备就绪的命令时，将检查刻录/校验装置500的各个模块是否准备就绪，并将检查的结果回馈给主控芯片300；当状态机503接收到写命令时，控制总线开关550开启以使操作接口590能够获得数据接收接口570提供的刻录数据和命令，当状态机503接收到读命令时，也开启总线开关550，这样操作接口590可读出写入到目标芯片410的数据并发送给校验单元530，此时状态机503还命令读数据接口501从母片芯片200中读取刻录数据并传输给校验单元530，校验单元530对从读数据接口501和每个操作接口590这两方面获取的数据进行比对校验，并做出记录。例如，如果对某一目标芯片的校验结果为写入正确，则记录为1，如果不正确则记录为0，待校验完成后，校验单元530由状态获取接口350将各个目标芯片410的校验结果通知主控芯片300。此处需要指出的是状态机503对总线开关550的控制依照主控芯片300的命令，可同时导通所有操作接口590，也可导通部份操作接口590。而校验单元530可以通过简单的比较电路实现。操作接口590在接收到数据接收接口570的命令和数据后进行相应的动作，如当接收到刻录数据和写命令时，可将刻录数据写入目标芯片410，当接收到读命令时，从目标芯片410中读出已经写入的数据，需要指出的是操作接口590同样是总线接口。
刻录/校验装置500可以是写入程序的复杂可编程逻辑器件(ComplexProgrammable Logic Device)或现场可编程门矩阵(Field Programmable GateArray)。
对芯片写入数据可以是逐个字节也可以是逐个扇区(sector)的写入，每一轮写入后主控芯片300的处理器330都通过状态获取接口350获知出错情况，并一一进行记录，待刻录全部完成后再控制刻录/校验装置500对出错的芯片重新刻录。如主控芯片300的处理器330可预先进行设定，接收到某片目标芯片410的校验结果为1，说明写入时没有出错，如果为0，即认为这片目标芯片410是出错芯片。重新刻录与第一次刻录不同之处在于处理器330依照出错芯片的地址命令状态机503开启与出错芯片连接的操作接口590，并重新写入数据。本发明刻录系统中的目标芯片410类型完全相同，向每片目标芯片410写入的刻录数据也均相同。
同样以刻录型号为AM29LV320的芯片为例，当以1MHZ的频率、每次读取双字节数据刻录时，采用本发明的刻录系统对四片这样的芯片进行刻录所用的时间可以分解为读取母片芯片到主控芯片时间T1≈2S；平行对四片目标芯片进行写数据时间T2≈40S；主控芯片获取校验结果并判断所需时间T3≈0.001S，因此完成四片芯片的刻录时间为T＝T1+T2+T3＝42.001S，与现有技术的174S相比，刻录效率大为提升。
可见，本发明的刻录系统能够真正实现平行刻录工作，即刻录多片目标芯片和刻录一片芯片所用的时间相差无几，并且开放了主控芯片，可以使主控芯片能够更多的去处理其它事物。校验过程通过硬件实现在同一时间平行校验多片目标芯片，并且在校验完毕后将校验结果通知主控芯片，便于主控芯片进行后续的操作，这样可大大提高刻录工作的效率，使得刻录四片芯片所用的时间减少到原来的四分之一，提高了300％的工作效率。
当然，本发明的刻录装置不仅仅能实现所有目标芯片平行刻录和校验，显然还可通过对总线开关的控制实现对目标芯片组中的某些目标芯片同时刻录，从而进行分批刻录，这可以通过在主控芯片的刻录命令中包含这些目标芯片的地址而实现。
现在请参考图3，此图为本发明一种刻录方法的方法流程图，如图所示，本发明的刻录方法包含以下步骤进行系统初始化，然后由主机发送操作命令到主控芯片，此处的操作命令为刻录命令(步骤100)；主控芯片接收到主机发出的操作命令后对命令进行解析，并解析到此操作命令为刻录命令(步骤101)；主控芯片将母片芯片中的数据和相关状态读入到主控芯片的缓冲器中备用(步骤103)；主控芯片向刻录/校验装置发送命令，这里所发送的命令是写数据的命令(步骤105)；依照主控芯片的写数据命令，刻录/校验装置内部的状态机开启一对多式的总线开关，此时所有目标芯片均处于写数据前的准备就绪状态(步骤107)；主控芯片在接受到刻录/校验装置回馈的准备就绪的信号后，命令刻录/校验装置的操作接口按照单位数据(或逐个扇区)的方式同时向所有目标芯片的相同地址写入相同的数据，如果在写入的过程中目标芯片发生写入错误，刻录/校验装置并不会理会，仍然会按照原来的进度去执行数据写入，直到所有数据写入完毕(步骤109)；判断数据是否完全写完(步骤111)，如果写完执行步骤113，如果没有写完则返回步骤109继续执行数据写入；同时从母片芯片和各个目标芯片读取数据到校验电路，读取数据的方式可以是以单位字节的方式对数据进行读取(步骤113)；
在校验电路内进行平行校验，并将校验结果发送给主控芯片(步骤115)，校验的方法比较简单，即将从母片芯片获取的相应数据和写入到每片目标芯片的数据进行比对，如果写入某片目标芯片的数据与母片芯片上的数据是一致的，可记录这片目标芯片的校验结果为1，如果不一致可记录为0，可以将记录的校验结果发送给主控芯片；主控芯片记录每个目标芯片的校验结果，直到对每片目标芯片的全部刻录数据校验完毕(步骤117)；主控芯片判断是否有校验出错的目标芯片(步骤119)，主控芯片判断比对结果如果为0，说明这片芯片写入时发生错误，则出错的芯片执行步骤121，如果比对结果是1说明这片目标芯片没有出错，则执行步骤123；准备对校验出错的目标芯片重新写数据(步骤121)，并返回步骤105，需要说明的是这里主控芯片只需向刻录/校验装置发送仅对出错芯片重新写数据的命令，以控制总线开关仅令出错芯片的开关闭合；取下已经刻录好的目标芯片，并放入新的目标芯片准备进行新一轮的刻录(步骤123)，然后返回步骤105。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种刻录系统，用以对数个待刻录芯片同时进行刻录，其特征在于，该刻录系统包含一母片芯片，储存有待刻录数据；一主控芯片，用于从该母片芯片获取该待刻录数据；以及一刻录装置，由该主控芯片控制，其进一步包含一数据接收接口，用于接收该主控芯片发送的数据；数个操作接口，与所述各待刻录芯片一一对应，用于依照从该数据接收接口获得的数据同时对所述各待刻录芯片进行读写操作；以及一总线开关，连接所述各操作接口，并由该主控芯片控制其开关以实现对所述各待刻录芯片同时刻录。
2.根据权利要求1所述的刻录系统，其特征在于，该刻录装置还包含一母片数据采集模块，用于获取该母片芯片的该待刻录数据；以及一校验电路，连接所述各操作接口和该母片数据采集模块，用于将所述各待刻录芯片上刻录的数据与该母片芯片中的该待刻录数据进行比对，并保存该比对结果。
3.根据权利要求2所述的刻录系统，其特征在于，该主控芯片还包含一状态获取接口，与该校验电路连接，用于获取该校验结果；以及一处理器，连接该状态获取接口，用于依照该校验结果控制该刻录装置以对未成功刻录的待刻录芯片重新刻录。
4.根据权利要求1所述的刻录系统，其特征在于，该刻录装置还包含一状态机，由该主控芯片控制，用于控制该总线开关的开关。
5.根据权利要求1所述的刻录系统，其特征在于，该刻录装置为复杂可编程逻辑器件或现场可编程门矩阵。
6.一种刻录方法，用以对数个待刻录芯片同时进行刻录，其特征在于，该刻录方法包含以下步骤一主控芯片获得一母片芯片中的待刻录数据；该主控芯片向一刻录装置发送该待刻录数据和一刻录命令；开启该刻录装置的一总线开关以导通数个操作接口；以及所述各操作接口同时将该待刻录数据写入与之对应的数个待刻录芯片中。
7.根据权利要求6所述的刻录方法，其特征在于，还包含从该母片芯片中读取该待刻录数据并从所述各待刻录芯片中读取已刻录的数据到一校验电路；在该校验电路内将所述各待刻录芯片中已刻录的数据并行与该母片芯片中该待刻录数据进行比对，并将校验结果发送给该主控芯片；以及该主控芯片记录校验出错的待刻录芯片，并通知该刻录装置对该出错芯片重新刻录。
8.根据权利要求7所述的刻录方法，其特征在于，开启该总线开关及读取所述各待刻录芯片的已刻录的数据到该校验电路都通过该刻录装置的一状态机来控制实现。
9.根据权利要求8所述的刻录方法，其特征在于，该主控芯片控制该刻录装置对该出错芯片重新刻录的方法为该主控芯片通过控制该状态机导通与该出错芯片对应的该操作接口以对该出错芯片重新进行刻录。
10.根据权利要求7所述的刻录方法，其特征在于，该校验电路从该母片芯片中读取该待刻录数据并从所述各待刻录芯片中读取已刻录的数据在所有该待刻录数据都写入所述各待刻录芯片后进行。
全文摘要
一种刻录系统及其方法，用以对数个待刻录芯片同时进行刻录，包含有储存有待刻录数据的母片芯片；用于从母片芯片获取待刻录数据的主控芯片；由主控芯片控制的刻录装置，其进一步包含用于接收主控芯片发送的数据的数据接收接口；与各待刻录的目标芯片一一对应的数个操作接口，其用于依照从数据接收接口获得的数据同时对各待刻录目标芯片进行读写操作；连接各操作接口的总线开关，由主控芯片控制其开关以实现对所述各待刻录的目标芯片同时刻录。本发明的刻录系统及方法真正实现了平行刻录，提高了刻录效率。
文档编号G06F13/00GK101059779SQ20061007647
公开日2007年10月24日 申请日期2006年4月20日 优先权日2006年4月20日
发明者姜骁, 郑全阶, 陈玄同, 刘文涵 申请人:英业达股份有限公司