专利名称：基于jtag的数据传输方法,应用该方法的芯片及其测试板的制作方法
技术领域：
本发明涉及电子技术领域，尤其涉及一种基于JTAG的数据传输方法， 应用该方法的芯片及其测试板。
背景技术：
JTAG (Joint Test Action Group)标准是一种关于数字集成电路或数模混 合电路数字部分的测试访问端口 (Test Access Port, TAP)和边界扫描架构 的标准，其中，TAP是一种通用端口， JTAG的基本工作原理是在器件内部 定义一个TAP，通过该TAP，该器件可以访问系统提供的多种测试功能以及 JTAG标准规定的测试功能。
图1为现有技术的测试访问端口 (TAP)的信号接口图，如图l所示， TAP有3个输入信号(TMS、 TCK、 TDI) ， 1个输出信号(TDO)，以及1 个可选的低电平有效的异步复位信号(TRSTn)。
根据JTAG标准，TAP内部设置一个状态机，称为TAP控制器。TAP 控制器是一个16状态的有限状态机，在TCK时钟驱动下由TMS控制各状态 的转换，从而实现数据和指令的输入。图2为现有技术中TAP控制器的状态 转移图，如图2所示，通过控制TAP控制器的状态转移可以读写芯片测试电 路中的所有指令和数据寄存器。
图3为现有技术中数据传输系统的结构图。如图3所示，现有技术的数 据传输系统包括发送端1和接收端2。在该数据传输系统的两端分别是数据 源3，以及用于数据处理或记录的主机或者其他数据采集器4。其中，基于 JTAG的数据传输器发送端通过数据寄存器(DR—USER)以及状态寄存器 (DR—STATUS)来实现。
如图3所示，状态寄存器DR—STATUS用于表征数据寄存器DR—USER 的相关状态，如有无数据。首先，接收端向TAP写入读状态寄存器 DR—STATUS指令，然后读取DR—STATUS:如果DR—STATUS显示DR—USER
中有数据，则写入读数据寄存器DR—USER指令，然后读出数据，此时发送 端将DR_STATUS中的状态设为"DRJJSER无数据"；如果DR—STATUS 显示DR—USER中无数据，则重新读取DR_STATUS。当DRJJSER中无数 据时，发送端允许往DR—USER中写入新的要传输的数据， 一旦有新数据写 入，DR_STATUS的状态立即被置为"DR—USER有数据"；当DRJJSER中 有数据时，发送端不允许改写DR—USER。
上述数据传输方法存在传输效率低的问题以完成一次DR一USER数据 的读取为例，接收端至少需要写两次JTAG指令寄存器(读DR—STATUS指 令和读DRJJSER指令)，并读两次JTAG数据寄存器(读DR—STATUS和 DR一USER)。例如，当数据宽度为16比特、DR—STATUS长度为4比特、 JTAG指令长度为4比特时，要完成一次DR—USER数据的读取，需要大约 50个TCK时钟。
发明内容
本发明的目的在于，提供一种基于JTAG的数据传输方法，应用该方法 的芯片及其测试板，能够用较少的JTAGTCK时钟获取所要传输的数据，从 而在相同的TCK时钟频率下获得较高的数据传输速度。
为了实现本发明的目的，本发明提供一种基于JTAG的数据传输方法， 用于将TAP的传输寄存器中的待传数据传输到接收端，所述待传数据来自芯 片的数据源，该方法包括以下步骤
步骤一，读取该传输寄存器的数据有效指示部分；
步骤二，对该数据有效指示部分进行判断，若该数据有效指示部分显示 有待传数据，则进入步骤三，若该数据有效指示部分显示无待传数据，则返 回歩骤一；以及
歩骤三，读取该传输寄存器中的所述待传数据。
如本发明优选实施例所述的基于JTAG的数据传输方法，在该步骤三中， 还包括在该传输寄存器中的待传数据全部被读取后，设置该传输寄存器的 数据有效指示部分为显示无待传数据。
如本发明优选实施例所述的基于JTAG的数据传输方法，在进行该方法 的同时，对该数据有效指示部分进行判断，若该数据有效指示部分显示无待
传数据，则向该传输寄存器写入待传数据，然后设置该传输寄存器的数据有 效指示部分为显示有待传数据。
如本发明优选实施例所述的基于JTAG的数据传输方法，该数据有效指 示部分为传输寄存器中的最低位。
如本发明优选实施例所述的基于JTAG的数据传输方法，该数据有效指 示部分为至少一个比特。
为了实现本发明的目的，本发明还提供一种基于JTAG的芯片，包括数 据源，测试访问端口，在该测试访问端口中包括传输寄存器，该传输寄存器 用于寄存数据有效指示部分和待传数据部分。
如本发明优选实施例所述的芯片，其特征在于，该数据有效指示部分为 传输寄存器中的最低位。
如本发明优选实施例所述的芯片，其特征在于，该数据有效指示部分为 至少一个比特。
如本发明优选实施例所述的芯片，其特征在于，该测试访问端口进一歩 包括多路选择器和复合器。
为了实现本发明的目的，本发明还提供一种基于JTAG的测试板，包括 控制模块、JTAG接口模块、数据缓存模块和主机接口模块，其中，控制模 块控制测试板，JTAG接口模块与芯片的TAP的交互；其特征在于，该测试 板进一歩包括判断模块，其与该控制模块连接，用于对TAP中的传输寄存器 的数据有效指示部分进行判断，以进行待传数据的传输。
本发明的数据传输方法，能降低传输过程中的额外开销(主要包括查询 状态寄存器、重复写入读数据寄存器指令)，提高传输效率，从而在相同的 TCK时钟频率下获得较高的数据传输速度。
例如，当数据宽度为16比特、DR—STATUS长度为1比特、JTAG指令 长度为4比特时，要完成一次DRJJSER数据的读取，需要大约50个TCK 时钟。采用本发明后，完成一次DR—TRANS数据的读取只需要大约20个TCK 时钟。
图1为现有技术中测试访问端口 (TAP)的信号接口图；图2为现有技术中TAP控制器的状态转移图3为现有技术中数据传输系统的结构图4为根据本发明具体实施例的数据传输系统的结构图5为根据本发明具体实施例的传输寄存器的数据结构图6为根据本发明具体实施例的接收端结构的模块图7为根据本发明具体实施例的接收端工作的流程图；以及
图8为根据本发明具体实施例的发送端T作的流程图。
具体实施例方式
基于JTAG的数据传输方法的具体实施例
以卜一，结合图4到图8描述本发明的基于JTAG的数据传输方法，其中， 图4为根据本发明具体实施例的数据传输系统的结构图；图5为根据本发明 具体实施例的传输寄存器的数据结构图；图6为根据本发明具体实施例的接 收端结构的模块图；图7为根据本发明具体实施例的接收端工作的流程图； 以及图8为根据本发明具体实施例的发送端工作的流程图。
如图4所示，根据本发明实施例的基于JTAG的数据传输系统包括发 送端1和接收端2。在该数据传输系统的两端分别是数据源3，以及用于数据 处理或记录的主机或者其他数据采集器4。
如图5所示，发送端中的传输寄存器DR—TRANS的数据结构包括两部 分，即数据有效指不VALID—IND部分和待传数据部分，其中为/获得最高 的传输效率，数据有效指示VALIDJND部分占用一个比特位表示，其余为 待传数据部分。
根据本发明的基于JTAG的数据传输方法的基本工作原理是根据 JTAG，当TAP控制器处于Shift-DR状态时，接收端可以首先获取传输寄存 器DR_TRANS的数据有效指示位VALID—IND，通过在数据有效指示 VALIDjND加载关于待传数据的信息，简化接收端的数据获取流程，达到 降低额外的TCK时钟开销并获得较高的传输效率的目的。
利用上述特征，如图7所示，在本基于JTAG的数据传输方法中，首先， 读取该传输寄存器的数据有效指示部分；其次，对该数据有效指示部分进行 判断，若该数据有效指示部分显示无待传数据，则继续读取该传输寄存器的
数据有效指示部分，若该数据有效指示部分显示有待传数据，则读取该传输 寄存器中的待传数据。接下来，重复上述过程。
其中，该传输寄存器中的待传数据全部被读取后，可将该传输寄存器的 数据有效指示部分设置为显示无待传出数据。
另外，如图8所示，可同时对该数据有效指示部分进行判断，若该数据 有效指示部分显示无待传数据，则向该传输寄存器写入待传数据，并设置该 传输寄存器的数据有效指示部分为显示有待传出数据。
以下进一步参照图7和图8，详细介绍根据本发明的基于JTAG的数据 传输方法，其中如图7所示，部分步骤在接收端进行，如图8所示，部分步 骤在发送端进行，所述两部分步骤同时进行。以下根据具体实施例，分别介 绍基于JTAG的数据传输方法在接收端和发送端的工作步骤。
首先，参照图7，说明根据本发明的基于JTAG的数据传输方法在接收 端的工作步骤。
步骤11.使TAP控制器回到"Test-Logic Reset"状态。
歩骤12.发送相应的TMS信号，使TAP控制器依次进入"Run-Test/Idle"、 "Select-DR-Scan"、"Select-IR-Scan"、"Capture-IR"状态，然后通过"Shift画IR" 状态发送读待传数据状态的指令；
然后，发送相应的TMS信号，使TAP控制器依次进入"Exit-IR"、 "Update-IR" 、 "Run-Test/Idle"状态。
步骤13.发送相应的TMS信号，使TAP控制器依次进入 "Select-DR-Scan" 、 "Capture-DR"状态，然后在TAP控制器的"Shift-DR" 状态读取DR—TRANS的第一个比特位，即VALID—IND，该位显示待传数据 状态。
步骤14.对VALID—IND进行判断，如果VALID—IND显示DR一TRANS 中无待传数据，则发送相应的TMS信号，使TAP控制器依次进入"Exit-DR"、 "Update-DR" 、 "Run-Test/Idle"状态，然后从步骤12开始再次进行本流 程；如果VALID—IND显示DR—TRANS中有待传数据，则进行步骤14。 步骤15.在TAP控制器的"Shift-DR"状态发送读取待传数据的指令。 步骤16.读取传输寄存器DR一TRANS的其余比特位，即待传数据，然 后将数据转发给主机4，并将VALID一IND设置为"DRJTRANS中无待传数
据"，然后发送相应的TMS信号，使TAP控制器依次进入"Exit-DR"、 "Update-DR" 、 "Run-Test/Idle"状态，然后从步骤13开始再次进行本流程。
其次，参照图8，说明根据本发明的基于JTAG的数据传输方法在发送
端的工作步骤。
步骤21.将VALID—IND的初始状态设置为"DR—TRANS中无待传数 据"，其中VALID—IND为DR一TRANS的第一个比特位，其显示DR—TRANS 中有无待传数据，；
步骤22.读取DR—TRANS的第一个比特位，g卩VALID—IND;
步骤23.检测VALID—IND的状态并进行判断，如果VALID—IND的状 态为"DR—TRANS中有待传数据"，则返回步骤22，继续读取VALID—IND 的状态；如果VALID—IND的状态为"DR—TRANS中无待传数据"，则进行 步骤24;
步骤24.允许数据源3向DR—TRANS写入待传数据，然后将VALID—IND 的状态设置为"DR—TRANS中有待传数据"。
综上所述，根据本发明的基于JTAG的数据传输方法可用来将目标芯片 上的数据利用JTAG接口传输到主机或者其他数据采集器上。利用该方法， 发送端在传输寄存器头部配置一个或多个比特，组成数据有效指示，接收端 利用此指示可以省去JTAG指令的重复写入，降低数据读取时延，降低传输 过程中的额外开销，提高传输效率，从而在相同的JTAGTCK时钟频率下获 得较高的传输速度。
基于JTAG的数据传输系统具体实施例
以下结合图4到图8描述本发明的基于JTAG的数据传输系统，该系统 包括被测试芯片、用于测试该芯片的测试板和用于釆集测试数据的计算机， 其中，图4为根据本发明具体实施例的数据传输系统的结构图；图5为根据 本发明具体实施例的传输寄存器的数据结构图；图6为根据本发明具体实施 例的接收端结构的模块图；图7为根据本发明具体实施例的接收端工作的流 程图；以及图8为根据本发明具体实施例的发送端工作的流程图。
如图4所示，根据本发明具体实施例的数据传输系统包括发送端l， 即被测试芯片中的TAP，接收端2，例如用于测试该芯片的测试板，在该数
据传输系统的两端分别是数据源3，即被测试芯片的核心部分，以及用于数
据处理或记录的主机或者其他数据采集器4。
如图5所示，发送端，即被测试芯片中的TAP中的传输寄存器 DR—TRANS的数据结构包括两部分，数据有效指示VALID—IND部分和待传 数据部分，其中为了获得最高的传输效率，数据有效指示VALID—IND部分 占用一个比特位表示，其余为待传数据部分。
如图6所示，根据本发明具体实施例的接收端，例如用于测试该芯片的 测试板，包括控制模块、JTAG接口模块、判断模块、数据缓存模块和主机 接口模块，其中，控制模块控制接收端的工作流程，JTAG接口模块实现与 发送端的TAP的交互，判断模块用来判断VALID—IND的状态，数据缓存模 块和主机接口模块共同分别实现数据缓存并最终将数据转发至主机。
根据本发明的基于JTAG的数据传输系统的基本工作原理是根据 JTAG，当发送端1中的TAP控制器处于Shift-DR状态时，接收端2可以首 先获取发送端1中的传输寄存器DR—TRANS的数据有效指示位 VALID—IND，数据有效指示VALID—IND携带待传数据状态信息，接收端2 根据数据有效指示VALID—IND携带的待传数据状态信息，接收待传数据或 持续检测数据有效指示VALID_IND，同时发送端1根据数据有效指示 VALID—IND携带的待传数据状态信息，发送待传数据或持续检测数据有效 指示VALID—IND，其中发送端1发送待传数据和接收端2接收待传数据时 都会相应改变数据有效指示VALID—IND携带的待传数据状态信息，发送端 1从数据源3获取数据，接收端2将获取的数据传输至数据采集器4。根据本 发明的基于JTAG的数据传输系统简化接收端的数据获取流程，达到降低额 外的TCK时钟开销并获得较高的传输效率的目的。
以下根据图7，详细介绍接收端中的各个模块工作的流程。
歩骤ll.控制模块通过JTAG接口模块使TAP控制器回到"Test-Logic Reset"状态；
步骤12.控制模块通过JTAG接口模块发送相应的TMS信号，使TAP 控制器依次进入"Run-Test/Idle" 、 "Select-DR-Scan" 、 "Select-IR-Scan"、 "Capture-IR"状态，然后通过"Shift-IR"状态发送读待传数据状态的指令; 然后，控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控
制器依次进入"Exit-IR" 、 "Update-IR" 、 "Run-Test/Idle"状态；
步骤13.控制模块通过JTAG接口模块发送相应的TMS信号，使TAP 控制器依次进入"Sdect-DR-Scan" 、 "Capture-DR"状态，然后控制模块通 过JTAG接口模块在TAP控制器的"Shift-DR"状态读取DR—TRANS的第 一个比特位，g卩VALID—IND，该位显示待传数据状态；
歩骤14.控制模块通过判断模块对VALID—IND进行判断，如果 VALID—IND显示DR一TRANS中无待传数据，则控制模块通过JTAG接口模 块发送相应的TMS信号，使TAP控制器依次进入"Exit-DR"、 "Update-DR"、 "Run-Test/Idle"状态，然后从步骤13开始再次进行本流程；如果VALID—IND 显示DR—TRANS中有待传数据，则进行步骤15。
步骤15.控制模块通过JTAG接口模块在TAP控制器的"Shift-DR"状 态发送读取待传数据的指令。
步骤16.控制模块通过JTAG接口模块读取传输寄存器DR—TRANS的 其余比特位，即待传数据，然后接收端通过数据缓存模块和主机接口模块将 数据转发给主机4，并将VALID—IND设置为"DR—TRANS中无数据"，然 后控制模块通过JTAG接口模块发送相应的TMS信号，使TAP控制器依次 进入"Exit-DR" 、 "Update-DR" 、 "Run-Test/Idle"状态，然后从步骤13 开始再次进行本流程。
以下根据图8，详细介绍发送端的工作流程。
步骤21.发送端TAP将VALID一IND的初始状态设置为"DR—TRANS 中无数据"，其中VALID—IND为DR—TRANS的第一个比特位，其显示 DR一TRANS中有无数据，；
步骤22.发送端读取DR一TRANS的第一个比特位，即VALID—IND;
步骤23.发送端TAP检测VALID—IND的状态并进行判断，如果 VALID—IND的状态为"DR—TRANS中有数据"，则返回步骤22，继续读取 VALID—IND的状态；如果VALID_IND的状态为"DR—TRANS中无数据"， 则进行步骤24;
步骤24.发送端TAP允许数据源3向DR—TRANS写入待传数据，然后 将VALID—IND的状态设置为"DR—TRANS中有数据"。
综上所述，本发明的基于JTAG的数据传输系统可用来将目标芯片上的
数据利用JTAG接口传输到主机或者其他数据采集器上。该装置的发送端在
传输寄存器头部配置一个或多个比特，组成数据有效指示，接收端利用此指
示可以省去JTAG指令的重复写入，降低数据读取时延，降低传输过程中的 额外开销，提高传输效率，从而在相同的TCK时钟频率下获得较高的传输速
通过以上对实施方式的描述，本领域的技术人员可以清楚地了解到本发 明可作为对外数据传输装置用到已具备JTAG接口的芯片上，但是本发明也 可用在其它需要进行单向数据传输的领域。
以上，是为了使本领域普通技术人员理解本发明，而对本发明所进行的 详细描述，但可以想到，在不脱离本发明的权利要求所涵盖的范围内还可以 做出其它的变化和修改，这些变化和修改均在本发明的保护范围内。
权利要求
1.一种基于JTAG的数据传输方法，用于将TAP的传输寄存器中的待传数据传输到接收端，所述待传数据来自芯片的数据源，该方法包括以下步骤步骤一，读取该传输寄存器的数据有效指示部分；步骤二，对该数据有效指示部分进行判断，若该数据有效指示部分显示有待传数据，则进入步骤三，若该数据有效指示部分显示无待传数据，则返回步骤一；以及步骤三，读取该传输寄存器中的所述待传数据。
2. 如权利要求1所述的基于JTAG的数据传输方法，其特征在于， 在该步骤三中，还包括在该传输寄存器中的待传数据全部被读取后，设 置该传输寄存器的数据有效指示部分为显示无待传数据。
3. 如权利要求1所述的基于JTAG的数据传输方法，其特征在于， 在进行该方法的同时，对该数据有效指示部分进行判断，若该数据有效指 示部分显示无待传数据，则向该传输寄存器写入待传数据，然后设置该传 输寄存器的数据有效指示部分为显示有待传数据。
4. 如权利要求1至3任一所述的基于JTAG的数据传输方法，其特 征在于，该数据有效指示部分为传输寄存器中的最低位。
5. 如权利要求1至3任一所述的基于JTAG的数据传输方法，其特 征在于，该数据有效指示部分为至少一个比特。
6. —种基于JTAG的芯片，包括数据源，测试访问端口，其特征在 于，在该测试访问端口中包括传输寄存器，该传输寄存器用于寄存数据有 效指示部分和待传数据部分。
7. 如权利要求6所述的芯片，其特征在于，该数据有效指示部分为 传输寄存器中的最低位。
8. 如权利要求6或7所述的芯片，其特征在于，该数据有效指示部 分为至少一个比特。
9. 如权利要求6所述的芯片，其特征在于，该测试访问端口进一步 包括多路选择器和复合器。
10. —种基于JTAG的测试板，包括控制模块、JTAG接口模块、数 据缓存模块和主机接口模块，其中，控制模块控制测试板，JTAG接口模块与芯片的TAP的交互；其特征在于，该测试板进一步包括判断模块，其与该控制模块连接，用于对TAP中的传输寄存器的数据有效指示部分 进行判断，以进行待传数据的传输。
全文摘要
本发明提供一种基于JTAG的数据传输方法，用于将TAP的传输寄存器中的待传数据传输到接收端，所述待传数据来自芯片的数据源，该方法包括以下步骤步骤一，读取该传输寄存器的数据有效指示部分；步骤二，对该数据有效指示部分进行判断，若该数据有效指示部分显示有待传数据，则进入步骤三，若该数据有效指示部分显示无待传数据，则返回步骤一；以及步骤三，读取该传输寄存器中的所述待传数据。本发明的数据传输方法，能降低传输过程中的额外开销(主要包括查询状态寄存器、重复写入读数据寄存器指令)，提高传输效率，从而在相同的TCK时钟频率下获得较高的数据传输速度。
文档编号G06F13/38GK101178696SQ200710142659
公开日2008年5月14日 申请日期2007年8月20日 优先权日2007年8月20日
发明者厉正吉 申请人:北京天碁科技有限公司