专利名称：基于PowerQUICC处理器的PC104+嵌入式计算机系统的制作方法
技术领域：
本实用新型涉及一种兼容工业PC104+标准的嵌入式CPU模块，特别 是基于PowerQUICC处理器的PC104+嵌入式计算机系统。
背景技术：
PC104是一种专门为嵌入式控制而定义的工业控制总线。众所周知 IEEE-P996是PC和PC/AT工业总线规范，IEEE协会将PC104定义 IEEE-P996.1，说明PC104实质上就是一种紧凑型的IEEE-P996，其信号定 义和PC/AT基本一致，但电气和机械规范却完全不同，是一种采用小尺寸 结构、堆栈式连接的嵌入式控制系统，被大量用于工业控制、车载设备、 军用电子设备、通讯设备、医疗仪器等领域。PC104有两个版本，8位和16位，分别与PC和PC/AT相对应。PC104十 则与PCI总线相对应，在PC104总线的两个版本中，8位PC104共有64 个总线管脚，单列双排插针和插孔，Pl: 64针，P2: 40针，合计104个 总线信号，PC104因此得名。PC104+是专为PCI总线设计的，可以连接 高速外接设备。PC104PLUS在硬件上通过一个3X40即120孔插座， PC104PLUS包括了 PCI规范2.1版要求的所有信号。为了向下兼容， PC104PLUS保持了 PC 104的所有特性。通信设备中嵌入PC104+控制模块时，大多数情况下需要通过ISA或 PCI总线扩展一些通信专用接口和控制芯片，如HDLC控制器等。现有通 用PC104模块不具有各类通信专用接口；同时由于Freescale公司的PowerQUICC系列处理器在通信领域应用很广泛，已开发了大量基于 PowerPC处理器的应用程序，若设备中嵌入采用市场现有的通用PC104+ 模块，由于平台的不同，还存在一个程序移植的问题。实用新型内容本发明的目的是提供一种适合通信设备嵌入的基于Freescale公司 PowerQUICC处理器的PC104+嵌入式计算机系统，设计兼容IEEE-P996.1 标准，能提供一套兼容PCI局部总线规范的i^准32位PC104+总线扩展 接口，以及一套兼容ISA总线规范的标准PC104总线扩展接口，可靠性高、 成本低、体积小。为实现上述目的，本实用新型采用的技术方案是一种基于PowerQUICC处理器的PC104+嵌入式计算机系统，其特别 之处在于，包括处理器，还包括复位模块，该复位模块与处理器连接提供 系统上电复位和掉电复位功能；电源模块，其与处理器连接为系统供电； 实时时钟模块，其与处理器连接向其提供时间信息；存储模块，其与处理 器连接为系统提供存储空间；以太网接口模块，其包括与处理器连接的以 太网芯片和相应插座为系统提供外部以太网接口； HDLC控制器模块，由 处理器上集成的两个SCC控制器实现ffl)LC控制器功能，并通过外部驱 动电路连接至专用插座；南桥扩展模块，包括南桥芯片和与该南桥芯片连 接的IDE接口扩展电路和ISA总线扩展电路，该南桥芯片与处理器连接为 系统提供PCI—ISA桥接功能、PCI—IDE功能、USB Host/Hub功能和增强 的电源管理功能；ISA和PCI总线接口模块，处理器的ISA总线控制器通 过外部驱动电路连接至PC104插座，处理器的PCI总线控制器通过外部驱 动电路连接至PC104+插座；时钟驱动电路，其分别与处理器和存储模块 连接以提供时钟信号。还包括其余接口模块，处理器上的串口、 SPI、 I2C、和USB接口中的 至少一种通过驱动电路连接至专用或自定义公共总线插座。 其中处理器是MPC8247处理器。其中实时时钟模块向MPC8247提供时、分、秒、日历信息，在系统 掉电后由备用电池供电。其中存储模块包括一片512KB启动FLASH, 16 32MB应用程序 FLASH,四片32MB容量的SDRAM。其中以太网接口模块由MPC8247处理器上集成的两个FCC控制器实 现MAC控制器功能，通过标准Mil接口和RMII接口连接外部以太网PHY 芯片，提供两个10M/100M自适应以太网接口。其中HDLC控制器模块由MPC8247处理器上集成的两个SCC控制器 实现HDLC控制器功能，通过外部驱动电路连接至专用插座。其中南桥芯片是Intel 82371AB/EB。其中时钟驱动电路由钟振产生处理器要求的66MHz时钟，通过专用 多路时钟驱动芯片CDCVF2505驱动后产生存储模块需要的时钟信号。本实用新型提供了一套兼容PCI局部总线规范的标准32位PC104+ 总线扩展接口 ，以及一套兼容ISA总线规范的标准PC104总线扩展接口 ， 均支持模块堆栈；还增加了一些专用通讯协议接口，如64路HDLC控制 器等，可大幅降低成本，提供标准IDE接口，可挂接笔记本硬盘。本系统 不使用散热片和风扇，提高了应用系统设计的灵活性和兼容性，且具备可 编程特性，可满足应用中各种变化的要求，功耗优化，具有高可靠性、高 效能、低功耗、低成本、体积小等优点。
附图1为本实用新型的功能模块结构框图；附图2为MPC8247处理器内部架构图；附图3为82317AB/EB和主控模块的连接示意图。
具体实施方式
本实用新型由两个主要的功能块组成MPC8247最小系统和南桥扩展 模块(IDE和ISA)。参见附图l。MPC8247最小系统包含有MPC8247处理器、16M Flash (可扩充)， 128M SDRAM (可裁减)，两个10M/100M自适应以太网口扩展电路，两 个RS232串口驱动电路，64路HDLC控制器驱动电路、电源模块、实时 时钟模块以及时钟缓冲模块等；南桥扩展模块包含有南桥芯片(Intel公司的82371AB/EB)、 IDE接口 扩展电路和ISA总线扩展电路等。为了更清楚的理解本实用新型，
以下结合附图对本实用新型的技术内 容作进一步详细的说明。(1)、 MPC8247处理器功能介绍MPC8247处理器内部具体架构参见附图2。MPC8247处理器是高性能的PowerPC RISC处理器，由处理器内核 G2一LE Core、系统接口单元SIU、通信处理器模块CPM以及内部互连总 线组成。G2_LE Core核心MPC603e集成16KB的指令缓存和16KB的数据缓 存，具有内存管理单元MMU,浮点运算单元FPU,通用片上处理器测试 接口 COP等，核心运行频率为266—400MHz。G2—LE Core核心功耗很低，总线频率为100MHz,核心运行频率为 400MHz时，最大功耗为1.5W。SIU模块包括存储器控制器(支持多种类型的存储器)，总线接口单元BIU (具有64位数据总线和32位地址总线)，60x总线一PCI总线桥接控 制器(可编程为PCI主控器或从设备)，时钟定时器、JTAG控制器接口以及其它的系统功能。CPM通信处理模块包括一个32位的RISC控制器(独立存在，不影 响G2—LE Core的性能)，与G2_LE Core通过16KB的双端口 RAM和DMA 控制器接口，具有优化指令集，适合通信设备接口控制。CPM还具有两个 串行DMA通道SDMA;两个全双工串行快速通信控制器FCC (支持ATM 协议，10/100M以太网协议、HDLC协议和透明传输协议)；三个全双工串 行通信控制器SCC (支持IEEE802.3/Ethemet协议、HDLC协议、UART 协议和透明传输协议等)；两个全双工串行管理控制器SMC (支持UART 协议和透明传输协议)； 一个USB控制器； 一个串行外设接口控制器SPI 和一个I2C总线控制器。(2) 、复位模块。包括以下功能上电复位保障系统加电时能正确 地启动。掉电复位当电源失效或电压降到某一电压值以下时，产生复位 信号对系统进行复位。具体由MAX811S实现。(3) 、电源模块。由插座引入+5V电源，输入电压应在4.75￥ 5.25￥ 之间，单模块输入电流不小于2A。由MAX1623实现+5V到+3.3V转换； 由MAX1793实现+5V到+ 1.5V转换。(4) 、实时时钟模块。基本功能是向MPC8247提供时、分、秒、日 历等时间信息，在系统掉电以后由片内或片外的备用电池供电，继续保持 片内时钟的运行。使用南桥芯片内置的实时时钟实现。(5) 、存储模块。包括一片512KB启动FLASH, 16 32MB应用程 序FLASH,四片32MB容量的SDRAM (可裁减)。(6) 、以太网接口模块。由MPC8247处理器上集成的两个FCC控制 器实现MAC控制器功能，通过标准MI接口和RJVffl接口连接外部以太网PHY芯片，提供两个10M/100M自适应以太网口。(7) 、 HDLC控制器模块。由MPC8247处理器上集成的两个SCC控 制器实现HDLC控制器功能，通过外部驱动电路连接至板上专用插座。(8) 、其余接口模块。MPC8247处理器上的其余接口如串口、 SPI、 I2C、 USB等，通过驱动电路连接至专用或自定义公共总线插座，用户可 自行选择使用。(9) 、南桥芯片82371AB/EB功能介绍82317AB/EB是一个多功能的PCI设备。实现了如下的功能PCI—ISA 桥接功能，PCI—IDE功能，USBHost/Hub功能和增强的电源管理功能。当作为PCI—ISA桥接控制器时，支持33MHz PCI Rev 2.1 Specification 局部总线规范，实现了全功能ISA总线接口，同时片内集成了2个82C37 DMA控制器、两个82C59中断控制器、 一个82C54定时器/计数器和和一 个实时时钟。82317AB/EB内部集成的IDE控制器可提供两个IDE接口 ， 支持四个独立的IDE设备同时工作在总线主控器模式。最高支持PIO Mode 4工作模式，最高传输速率为14MB/s;支持UltraDMA33同步DMA模式， 最高传输速率为33MB/s。IDE接口通过外部驱动电路连接至板上IDE插座，可挂接笔记本硬盘。82317AB/EB和主控模块的连接示意图参见附图3。(10) 、 ISA和PCI总线接口模块。ISA总线通过外部驱动电路连接至 板上PC104插座；PCI总线通过外部驱动电路连接至板上PC104+插座。(11) 、时钟驱动电路。由钟振产生主处理器要求的66MHz时钟，通 过专用多路时钟驱动芯片CDCVF2505驱动后产生各存储芯片需要的时钟 信号。本系统可提供基于Linux和VxWorks操作系统的BSP。用户可在BSP 之上开发自己的应用程序。
权利要求1. 一种基于PowerQUICC处理器的PC104+嵌入式计算机系统，其特征在于包括处理器，还包括复位模块，该复位模块与处理器连接提供系统上电复位和掉电复位功能；电源模块，其与处理器连接为系统供电；实时时钟模块，其与处理器连接向其提供时间信息；存储模块，其与处理器连接为系统提供存储空间；以太网接口模块，其包括与处理器连接的以太网芯片和相应插座为系统提供外部以太网接口；HDLC控制器模块，由处理器上集成的两个SCC控制器实现HDLC控制器功能，并通过外部驱动电路连接至专用插座；南桥扩展模块，包括南桥芯片和与该南桥芯片连接的IDE接口扩展电路和ISA总线扩展电路，该南桥芯片与处理器连接为系统提供PCI-ISA桥接功能、PCI-IDE功能、USB Host/Hub功能和增强的电源管理功能；ISA和PCI总线接口模块，处理器的ISA总线控制器通过外部驱动电路连接至PC104插座，处理器的PCI总线控制器通过外部驱动电路连接至PC104+插座；时钟驱动电路，其分别与处理器和存储模块连接以提供时钟信号。
2、 如权利要求1所述的基于PowerQUICC处理器的PC104+嵌入式计 算机系统，其特征在于还包括其余接口模块，处理器上的串口、 SPI、 I2C、和USB接口中的至少一 种通过驱动电路连接至专用或自定义公共总线插座。
3、 如权利要求1或2所述的基于PowerQUICC处理器的PC104+嵌入 式计算机系统，其特征在于-其中处理器是MPC8247处理器。
4、 如权利要求3所述的基于PowerQUICC处理器的PC104+嵌入式计 算机系统，其特征在于其中存储模块包括一片512KB启动FLASH， 16 32MB应用程序 FLASH,四片32MB容量的SDRAM。
5、 如权利要求3所述的基于PowerQUICC处理器的PC104+嵌入式计 算机系统，其特征在于其中以太网接口模块由MPC8247处理器上集成的两个FCC控制器实 现MAC控制器功能，通过标准Mil接口和RMII接口连接外部以太网PHY 芯片，提供两个10M/100M自适应以太网接口。
6、 如权利要求3所述的基于PowerQUICC处理器的PC104+嵌入式计 算机系统，其特征在于其中HDLC控制器模块由MPC8247处理器上集成的两个SCC控制器 实现HDLC控制器功能，通过外部驱动电路连接至专用插座。
7、 如权利要求3所述的基于PowerQUICC处理器的PC104+嵌入式计 算机系统，其特征在于其中南桥芯片是Intel 82371AB/EB。
专利摘要本实用新型涉及一种兼容工业PC104+标准的嵌入式CPU模块，特别是基于PowerQUICC处理器的PC104+嵌入式计算机系统，包括处理器，其特点是，还包括复位模块、电源模块、实时时钟模块、存储模块、以太网接口模块、HDLC控制器模块、南桥扩展模块、ISA和PCI总线接口模块、和时钟驱动电路，本系统不使用散热片和风扇，提高了应用系统设计的灵活性和兼容性，且具备可编程特性，可满足应用中各种变化的要求，功耗优化，具有高可靠性、高效能、低功耗、低成本、体积小等优点。
文档编号G06F13/40GK201126571SQ20072012630
公开日2008年10月1日 申请日期2007年11月7日 优先权日2007年11月7日
发明者张晓龙 申请人:西安大唐电信有限公司