专利名称：一种直接存储器访问控制方法、系统及控制器的制作方法
技术领域：
本发明涉及通信技术领域，具体地说，涉及一种直接存储器访问控制方 法、系统及控制器。
背景技术：
现有的大规模SOC ( System On Chip ，片上系统)芯片架构中， 一般DMA (Direct Memory Access,直4妾存储器访问)的控制方法如下逻辑才莫块发送一 个中断请求给中断控制器，中断控制器在经过中断仲裁处理后，发送一个中断 信号给CPU， CPU接收该中断信号后，清除该中断，然后配置DMAC (Direct Memory Access Controller，直接存4诸器i方问控制器)，在配置完成后，启动 DMAC, DMAC进行数据传输。可见，现有的DMA控制方法中，CPU、 DMAC、中断控制器和逻辑模块 共同参与完成了 DMA控制。发明人在实现本发明的过程中发现现有的方法 中，需要消耗CPU的资源来进行中断处理，导致处理流程时间过长。发明内容本发明实施例所要解决的技术问题在于提供一种直接存储器访问控制方 法、系统及控制器，以解决现有DMA控制方法处理流程时间过长的缺陷。 本发明实施例通过以下方案实现一种直接存储器访问控制方法，包括直接存储器访问控制器接收逻辑模 块发送的中断信号；所述直接存储器访问控制器根据所述中断信号配置所述直 接存储器访问控制器，并清除相应逻辑才莫块的中断源；所述直接存储器访问控 制器进行直接存储器访问数据传输处理。一种直接存储器访问控制器，包括逻辑中断处理单元，用于接收中断信 号，根据所述中断信号配置所述直接存储器访问控制器，并清除相应逻辑模块 的中断源；数据传输处理单元，用于通过直接存储器访问外设请求和应^#口， AHB主接口进行外设和存储器之间的数据传输。
一种直接存储器访问控制系统，包括所述逻辑模块，用于发送中断信号； 所述直接存储器访问控制器，用于接收所述中断信号，根据所述中断信号配置 所述直接存储器访问控制器，并清除相应逻辑模块的中断源，进行直接存储器 访问数据传输处理。
本发明实施例通过简化DMA控制流程，采用DMAC和逻辑沖莫块进行DMA 控制，节省了CPU的资源，缩短了 DMA控制流程的时间，提高了处理速度。
图1为本发明方法实施例的流程示意图2为本发明实施例中DMAC的结构示意图。
具体实施例方式
以下结合附图详细说明本发明实施例的技术方案。
如图1所示，本发明实施例提供的直接存储器访问控制方法，包括
步骤IOO、逻辑模块发送中断信号给DMAC。
步骤102、 DMAC接收中断信号，才艮据该中断信号配置该DMAC，并清除 相应逻辑模块的中断源。
步骤104、 DMAC进行DMA数据传输处理。
其中，步骤100之前还包括步骤设置DMAC的配置信息。该配置信息可 以包括至少一种中断类型，以及该中断类型对应的启动一次DMA凄t据传输 所需要的参数。其中启动一次DMA数据传输所需要的参数可以包括起始地 址、目的地址、通道配置寄存器、通道控制寄存器和中断源清零信息等。每一 种中断类型对应一个起始地址、目的地址、通道配置参数、通道控制参数和中断源清零信息。例如，有5种中断类型，就有5个起始地址、目的地址、通道 配置寄存器、通道控制寄存器和中断源清零信息，每一种中断类型分别对应一 个起始地址、目的地址、通道配置参数、通道控制参数和中断源清零信息。或 者，该配置信息中包括DMAC进行数据传输处理所需要的参数的规律信息，使 DMAC可以根据该规律信息配置DMAC。
中断信号中包括中断类型，DMAC接收中断信号后，根据中断信号中的中 断类型，获取该中断类型所对应的DMA数据传输所需要的参数，并根据所述 参数配置DMAC;或者DMAC可以根据DMAC进行数据传输处理所需要的参 数的规律信息来配置DMAC。当然，中断信号中还可以包括其他信息，例如中 断数量等。DMAC可以通过其AHB从接口 ( AHB slave) (Advanced High-performance Bus slave,先进的高性能总线从接口 )获取所述参数。
其中，根据中断类型所对应的DMA数据传输所需要的参数配置DMAC, 可以采用以下方式实现将所述中断类型所对应的DMA数据传输所需要的参 数写入DMA控制模块和DMA通道模块，使能所述DMA控制模块和DMA通 道模块。
清除逻辑模块相应的中断源可以采用以下方式实现根据中断源清零信息 向AHB主接口 ( AHB master)发出读/写请求，清除相应逻辑模块的中断源。
DMAC进行DMA凄t据传输处理可以为DMAC通过DMA外设请求和应 答接口 ( DMA req and rsp interface )、 AHB master、 DMA控制才莫块和DMA通 道模块，进行外设和存储器(memory)之间的数据传输。DMA外设请求和应 答接口 221接收外设的数据传输请求，AHB master 222获得AHB总线的控制 权，DMA控制模块223控制DMA通道模块224进行外设和存储器之间的数据 传输。其中，DMA通道^f莫块224可以包括多个DMA数据传输通道，当接收数 据传输请求的通道在所有即将开始DMA传输的通道中优先级最高时，该通道 开始数据传输。
如图2所示，本发明实施例提供的直接存储器访问控制系统包括逻辑模块1和DMAC 2;
逻辑模块i,用于发送中断信号给DMAC 2。
DMAC 2,用于接收中断信号，根据该中断信号配置该DMAC,并清除相 应逻辑模块1的中断源，进行DMA数据传输处理。
其中，DMAC2可以包括逻辑中断处理单元21和数据传输处理单元22; 逻辑中断处理单元21，用于接收中断信号，根据该中断信号配置该DMAC,并 清除相应逻辑模块1的中断源；数据传输处理单元22,用于通过DMA外设请 求和应答接口 221 、 AHB master 222、 DMA控制才莫块223和DMA通道模块224， 进行外设和存储器之间的数据传输。DMA外设请求和应答接口 221接收外设的 数据传输请求，AHB master 222获得AHB总线的控制权，DMA控制模块223 控制DMA通道模块224进行外设和存储器之间的数据传输。其中，DMA通道 模块224可以包括多个DMA数据传输通道，当接收数据传输请求的通道在所 有即将开始DMA传输的通道中优先级最高时，该通道开始数据传输。
所述逻辑中断处理单元21可以包括第一接收模块211，用于接收中断信 号，并才艮据中断信号中的中断类型，获取该中断类型所对应的DMA数据传输 所需要的参数；第一配置模块212,用于根据所述参数配置DMAC2。 DMA数 据传输所需要的参数可以包括起始地址、目的地址、通道配置寄存器、通道 控制寄存器和中断源清零信息等。每一种中断类型对应一个起始地址、目的地 址、通道配置参数、通道控制参数和中断源清零信息。
或者，逻辑中断处理单元可以包括第二接收模块，用于接收中断信号， 并根据中断信号获取DMAC进行数据传输处理所需要的参数的规律信息；第二 配置模块，用于根据所述规律信息配置DMAC。
所述DMAC进行数据传输处理所需要的参数及该参数对应的中断类型等 配置信息，或者DMAC进行数据传输处理所需要的参数的规律信息，可以预先 设置。其中，配置信息中还可以包括中断数量等其他信息。DMAC可以通过其 AHB slave 23获取所述参数或参数的规律信息。所述第一配置^^莫块212可以为第一配置子^^块，用于将所述中断类型所对 应的DMA数据传输所需要的参数写入DMA控制模块223和DMA通道模块 224，使能所述DMA控制模块223和DMA通道模块224。
所述逻辑中断处理单元21还包括中断清除模块213,用于根据中断源清零 信息向AHB master 222发出读/写请求，清除相应逻辑模块的中断源。
本发明实施例通过简化DMA控制流程，采用DMAC和逻辑模块进行DMA 控制，节省了CPU的资源，缩短了 DMA控制流程的时间，提高了处理速度。
以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易 想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护 范围应该以权利要求的保护范围为准。
权利要求
1. 一种直接存储器访问控制方法，其特征在于，包括直接存储器访问控制器接收逻辑模块发送的中断信号；所述直接存储器访问控制器根据所述中断信号配置所述直接存储器访问控制器，并清除相应逻辑模块的中断源；所述直接存储器访问控制器进行直接存储器访问数据传输处理。
2、 根据权利要求1所述的方法，其特征在于，还包括 设置直接存储器访问控制器的配置信息，所述配置信息包括至少一种中断类型，以及所述中断类型对应的启动一次直接存储器访问数据传输所需要的 参数。所述直接存储器访问控制器根据所述中断信号配置所述直接存储器访问控 制器的步骤包括根据所述中断信号中的中断类型，获取所述中断类型所对应的直接存储器 访问数据传输所需要的参数，并根据所述参数配置所述直接存储器访问控制器。
3、 根据权利要求2所述的方法，其特征在于，所述参数包括起始地址、 目的地址、通道配置寄存器、通道控制寄存器和中断源清零信息。
4、 根据权利要求2所述的方法，其特征在于，所述根据参数配置直接存储 器访问控制器的步骤包括将所述中断类型所对应的直接存储器访问数据传输所需要的参数写入直接 存储器访问控制模块和直接存储器访问通道模块，使能所述DMA控制模块和 所述DMA通道模块。
5、 根据权利要求3所述的方法，其特征在于，所述清除相应逻辑模块的中 断源的步骤包括根据所述中断源清零信息向先进的高性能总线AHB主接口发出读/写请 求，清除相应逻辑;漠块的中断源。
6、 根据权利要求1所述的方法，其特征在于，所述直接存储器访问控制器进行直接存储器访问数据传输处理的步骤包括直接存储器访问控制器通过直接存储器访问外设请求和应答接口 、 AHB 主接口 、 DMA控制模块和DMA通道模块，进行外设和存储器之间的数据传输。
7、 根据权利要求1所述的方法，其特征在于，还包括 设置直接存储器访问控制器的配置信息，所述配置信息包括DMAC进行数据传输处理所需要的参数的规律信息；所述直接存储器访问控制器根据所述中断信号配置所述直接存储器访问控 制器的步骤包括根据所述中断信号中的中断类型，获取所述中断类型所对应的直接存储器 访问控制器进行数据传输处理所需要的参数的规律信息来配置所述直接存储器 访问控制器。
8、 一种直接存储器访问控制器，其特征在于，包括 逻辑中断处理单元，用于接收中断信号，根据所述中断信号配置所述直接存储器访问控制器，并清除相应逻辑模块的中断源；数据传输处理单元，用于通过直接存储器访问外设请求和应答接口、 AHB 主接口 、DMA控制模块和DMA通道模块，进行外设和存储器之间的数据传输。
9、 根据权利要求8所述的控制器，其特征在于，所述逻辑中断处理单元包括第一接收^=莫块，用于接收所述中断信号，并才艮据所述中断信号中的中断类 型，获取所述中断类型所对应的直接存储器访问数据传输所需要的参数； 第一配置模块，用于根据所述参数配置所述直接存储器访问控制器。
10、 根据权利要求9所述的控制器，其特征在于，所述参数包括起始地 址、目的地址、通道配置寄存器、通道控制寄存器和中断源清零信息。
11、 根据权利要求9所述的控制器，其特征在于，所述第一配置模块为第 一配置子模块，用于将所述中断类型所对应的直"t妄存储器访问数据传输所需要 的参数写入直接存储器访问控制模块和直接存储器访问通道模块，使能所述DMA控制模块和所述DMA通道模块。
12、 根据权利要求8所述的控制器，其特征在于，所述逻辑中断处理单元 包括第二接收模块，用于接收所述中断信号，并根据所述中断信号获取直接存 储器访问控制器进行数据传输处理所需要的参数的规律信息；第二配置模块，用于根据所述规律信息配置所述直接存储器访问控制器。
13、 根据权利要求9或12所述的控制器，其特征在于，所述逻辑中断处理 单元还包括中断清除模块，用于根据所述中断源清零信息向AHB主接口发出 读/写请求，清除相应逻辑^^块的中断源。
14、 一种直接存储器访问控制系统，其特征在于，包括直接存储器访问控 制器和逻辑模块；所述逻辑模块，用于发送中断信号；所述直接存储器访问控制器，用于接收所述中断信号，才艮据所述中断信号 配置所述直接存储器访问控制器，并清除相应逻辑才莫块的中断源，进行直接存 储器访问数据传输处理。
全文摘要
本发明公开了一种直接存储器访问控制方法、系统及控制器，所述方法包括直接存储器访问控制器接收逻辑模块发送的中断信号；所述直接存储器访问控制器根据所述中断信号配置所述直接存储器访问控制器，并清除相应逻辑模块的中断源；所述直接存储器访问控制器进行直接存储器访问数据传输处理。本发明通过简化DMA控制流程，采用DMAC和逻辑模块进行DMA控制，节省了CPU的资源，缩短了DMA控制流程的时间，提高了处理速度。
文档编号G06F13/28GK101303677SQ20081006693
公开日2008年11月12日 申请日期2008年5月4日 优先权日2008年5月4日
发明者董杰明 申请人:华为技术有限公司