专利名称：：处理器系统及其工作方法
技术领域：
：本发明涉及处理器
技术领域：
，尤其涉及一种处理器系统及其工作方法。
背景技术：
：嵌入式应用领域通常采用PowerPC、百万条指令/秒(MillionsofInstructionsPerSecond,MIPS)、ARM、68K等架构的精简指令集计算机(ReducedInstructionSetComputer,RISC)处理器，随着通信设备的不断发展，对高运算性能和高计算密度处理器的需求越来越强烈，传统架构的RISC处理器已不能满足上述需求，取而代之的是以高运算性能著称的X86架构的复杂指令集计算机(ComplexInstructionSetComputer,CISC)处理器。请参见图1，为现有的X86处理器系统组成示意图，中央处理器(CPU)101通过前端总线(FrontSideBus,FSB)102和北桥103相连，北桥103内部主要集成了内存控制器和高速总线接口，北桥103和南桥104之间通过Hublink或DMI(因厂家、芯片组的不同而不同总线105连接，南桥104的低引脚数量(LowPinCount,LPC)接口106连接基本输入输出系统(BasicI叩utOutputSystem,BIOS)设备107，南桥104的PATA或者SATA接口108连接硬盘109，硬盘109用于存放操作系统和数据文件。另夕卜，南桥104还提供了用于连接外部设备111的外部设备互连(PeripheralComponentInterconnect,PCI)接口110。图1所示的CPU101复位后，CPU101发送的指令将去0xFFFF_FFF0的系统地址处取指令，而该系统地址被南桥104映射到BIOS设备107对应的系统空间中，因此，图1所示的X86处理器首先将读取BIOS设备107中的部分代码，完成CPU101和南北桥103、104的配置和一系列自枱r才喿作，然后，BIOS设备107中的其他代码将引导CPU101从硬盘109中加载操:作系统到内存，实现X86处理器系统的启动。在对现有技术的研究和实践过程中，发明人发现现有技术存在以下问题现有的X86处理器系统通过LPC接口进行启动，但是LPC接口速率低(时钟为33MHZ,数据和地址复用4位的数据线，且每7个时钟周期才能读取一个字节，效率极低)，直接影响了X86处理器系统的启动速度。
发明内容本发明实施例要解决的技术问题是提供一种处理器系统及其工作方法，能够^^高处理器系统的启动速度。本发明实施例提供了一种处理器系统，包括指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连"^妄的存储装置；所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。本发明实施拉还4是供了一种处理器系统工作方法，包括从外部部件互连总线上接收处理器的指令；所述处理器的指令为指令传送单元指向所述外部部件互连总线的处理器的指令；响应所述处理器的指令，将所述处理器的指令访问的地址映射到存4诸装置。上述^t术方案具有如下有益效果在本发明实施例提供的技术方案中，与处理器相连的指令传送单元能够将处理器的指令指向至外部部件互联(PCI)总线，通过连接在PCI总线上的地址映射单元响应该指令，并将该指令访问的地址映射到存储装置，使得处理器能够通过PCI总线启动，由于PCI总线的带宽远大于LPC的带宽，因此，从PCI总线启动处理器系统，极大的提高了系统启动速度。图1为现有技术提供的X86处理器系统组成示意图；图2为本发明实施例提供的处理器系统组成示意图；图3为本发明实施例提供的X86处理器系统组成示意图；图4为本发明实施例提供的地址映射图；图5为本发明实施例提供的处理器系统工作方法流程图。具体实施例方式为使本发明实施例的目的、技术方案、及优点更加清楚明白，以下参照附图对本发明实施例提供的技术方案进行详细说明。请参见图2，本发明实施例提供的一种处理器系统包括处理器201,指令传送单元202，地址映射单元203，存储装置204。外部部件互连(PeripheralComponentInterconnect,PCI)总线205的一端接指令传送单元202的PCI接口，地址映射单元203连接在PCI总线205上，存储装置204通过总线206与地址映射单元203相连。当图2所示的处理器系统上电启动时，指令传送单元202将处理器201发送的指令指向PCI总线205，地址映射单元203响应该指令，并将指令访问的地址映射到存储装置204。在本发明实施例中，与处理器201相连的指令传送单元202能够将处理器201发送的指令指向至PCI总线205，通过连接在PCI总线205上的地址映射单元203响应该指令，并将该指令访问的地址映射到存储装置204，使得处理器201能够通过PCI总线205启动，由于PCI总线的带宽(典型PCI总线32bit*33MHz,带宽〉lGbps，实际数据传输速率〉64MB/s)远大于LPC的带宽(4bit*33MHz,带宽〈132Mbps,同时由于4位接口是数据/地址/命令复用，实际数据传输速率〈6MB/s),因此，从PCI总线启动处理器系统，极大的提高了系统启动速度。以上为本发明实施例提供的处理器系统，其中，指令传送单元202为南桥的一个功能实体，并且，在该实施例中，南北桥芯片被集成在一起，在本发明其他实施例中，若南北桥芯片没有被集成在一起，则上述系统需要进一步包括北桥，北桥与处理器相连，并且，处理器201发送的指令通过北桥发送至南桥的指令传送单元202。以下结合具体实施例，对本发明实施例提供的处理器系统做进一步详细介绍。请参见图3，本发明实施例提供的X86处理器系统中，处理器301通过FSB总线305与芯片集302相连，芯片集302集成了北桥3021和南桥3022，北桥3021和南桥3022之间通过Hublink或DMI(各厂家、各芯片组叫法不一致)总线相连，南桥3022包括指令传送单元和一个启动方式选择管脚，当图3所示的处理器系统上电启动时，南桥3022检测启动方式选择管脚的电平，当启动方式选择管脚的电平为低电平(启动方式选择管脚接地)或者为高电平(启动方式选择管脚接电源，比如，3.3V电源)时，南桥3022的指令传送单元将处理器301发送的指令指向PCI总线306。连接在PCI总线306上的地址映射单元303实现PCI从设备功能，用于响应指向PCI总线306的指令，并将指令访问的地址映射到存储装置304。以下对图3所示X86处理器系统的具体实现方式进行详细介绍。在实际应用中，地址映射单元303至少包括外部总线核心(PCICore)模块，并且，本发明实施例提供的PCICore模块完全兼容PCI2.1规范2，PCICore模块，用于实现与PCI总线306的无缝连接，以及响应指向PCI总线306的处理器301的指令。为了使处理器301能够通过PCI总线读取BIOS,本发明实施例提供的存储装置304包括了用于存储系统启动指令(即，系统BIOS)的启动指令存储空间，地址映射单元303包括地址映射模块；当处理器301发送用于读取BIOS的启动指令时，为了使PCICore模块能够响应处理器301发送的启动指令，需要为PCICore模块分配一段第一存储器(PCI—MEM1)，PCI—MEM1的地址空间中包括处理器301的启动指令访问的地址，并且，PCI—MEM1对应存储装置304的启动指令存储空间。PCICore模块接收到启动指令后，发现PCI_MEM1的地址空间中包括启动指令访问的地址(比如，启动指令为首条取指指令时，PCI—MEM1的地址空间包括首条取指指令访问的地址OxFFFFFFFO)，于是，PCICore模块有效DEVSEL弁来声明自己是本次交易的目标设备，其中，DEVSEL弁为PCI总线信号，有效DEVSEL弁表明目标设备译码响应处理器301发送的的启动指令。当PCICore模块响应处理器发送的启动指令后，地址映射模块，将启动指令访问的第一存储器的地址空间映射到启动指令存储空间，包括将首条取指指令访问的地址OxFFFFFFFO映射到启动指令存储空间。此外，现有技术中利用硬盘存放操作系统，驱动程式和上层应用软件，而硬盘存在功耗大(2W-20W)、启动速度慢(15秒以上)、可靠性低、体积大、成本高等缺点，不适合嵌入式应用领域。为解决上述问题，本发明实施例釆用大容量的可编程存储芯片(比如，EEPROM或者FLASH)作为存储装置304,存储装置304进一步包括系统信息存储空间，该空间用于存^L操作系统，驱动程式和上层应用软件。为了使处理器301能够通过PCI总线从系统信息存储空间中加载运行操作系统，驱动程序，及应用软件，需要为PCICore模块分配一段第二存储区空间(PCI—MEM2)，PCI—MEM2对应存储装置304的系统信息存储空间，并且，PCI_MEM2包括系统信息读取指令访问的地址。当南桥301的启动方式选择管脚的电平为低电平(启动方式选择管脚接地)或者为高电平(启动方式选择管脚接电源，比如，3.3V电源)时，南桥3022的指令传送单元将处理器301发送的系统信息读取指令指向PCI总线。当PCICore模块接收到系统信息读取指令后，发现PCI_MEM2的地址空间中包括系统信息读取指令访问的地址时，响应该系统信息读取指令。当PCICore模块响应系统信息读取指令后，地址映射模块，将系统信息读取指令访问的第二存储器的地址空间映射到所述存储装置304的系统信息存储空间。以下介绍本发明实施例提供的地址映射模块的工作机制。为了使地址映射单元303的两段存储器空间的地址空间能够在保持同样的寻址顺序的条件下，平行映射到存储装置304中相应的存储空间，本发明实施例采用加法器实现地址映射，所述方法包括如果处理器303访问PCI_MEM1中的地址@PCI_MEM1,PCICore模块在基地址检测后发现⑥PCI—MEM1命中PCI_MEM1的地址空间，地址映射模块将@(:1_]^￡]^1映射为⑨PC^MEMl+第一偏移地址，即地址映射模块在⑥PCI—MEM1上加上第一偏移地址，得到启动地址存储空间的地址。如果处理器访问PCI—MEM2空间中的地址@PCI_MEM2,PCICore模块在基地址检测后发现⑥PCLMEM2命中PCI_MEM2的地址空间，则地址映射模块将@PCI_MEM2映射为⑥PCLMEM2+第二偏移地址，即地址映射模块在@PCI_MEM2上加上第二偏移地址，得到系统信息存储空间的地址。以上介绍了本发明实施例提供的X86处理器系统的实现方式，以下举例介绍本发明实施例提供的PCICore模块存储器空间的地址空间的配置方式。假设启动指令存储空间的大小为8MB,系统信息存储空间的大小为248M,贝'JPCI_MEM1的地址开始于0xFF800000,结束于0xFFFFFFFF，共8MB的空间，PCI—MEM2的地址起始于0xF0000000，结束于0xFF7FFFFF，共248MB的空间。请参见表1，为PCICore模块的两段存储空间的逻辑地址分配表。<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>请参见图4，为表1所示的PCI—Core模块的存储器空间的地址空间与存储装置的存储空间的地址空间的映射关系图。在实际应用中，由基地址寄存器BARO记录PCI_MEM1的起始地址，并且该地址在逻辑设计时写死，即X86处理器系统复位后，BARO就纟皮赋值为0xFF800000。基地址寄存器BARl记录PCI_MEM2的起始地址。并且，PCICore模块的配置空间中的某些位需要在处理器系统复位后就赋值，请参见表2，为本发明实施例提供的PCICore模块的配置空间的信息。<table>tableseeoriginaldocumentpage11</column></row><table><table>tableseeoriginaldocumentpage12</column></row><table>表2图4所示映射关系和表1仅为更清楚的说明本发明实施例提供的技术方案，不应视为对本发明实施例的限制。值得注意的是，在实际应用中，如果地址映射单元303是复杂可编程(ComplexProgrammableLogicDevice,CPLD)逻辑器件的一个功能实体,存储装置304是闪速(FLASH)存储装置，则地址映射单元303通过存储器接口307与存储装置304相连，此时，地址映射单元303进一步包括读写操作转换模块，用于将PCI总线上的读写操作转换为存储器接口上的读写操作。以上为本发明实施例提供的处理器系统，以下对本发明实施例提供的处理器工作方法进行介绍。请参见图5，为本发明实施例提供的处理器系统工作方法，包括步骤501:从外部部件互连总线上接收处理器的指令，其中，所述处理器的指令为指令传送单元指向所述外部部件互连总线的处理器的指令；步骤502:响应所述处理器的指令，将所述处理器的指令访问的地址映射到存储装置。步骤502:响应所述指令，并将指令访问的地址映射到存储装置。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括前文已述的方法步骤。上述提到的存储介质可以是只读存储装置，磁盘或光盘等。以上对本发明所提供的一种处理器系统及其工作方法进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。权利要求1、一种处理器系统，其特征在于，包括指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连接的存储装置；所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。2、如权利要求l所述的系统，其特征在于，所述指令传送单元为南桥的一个功能实体，所述南桥包括启动方式选择管脚，当所述启动方式选4奪管脚接地或者接电源时，所述指令传送单元将处理器发送的指令指向外部部件互连总线。3、如权利要求1或2所述的系统，其特征在于，所述存储装置包括启动指令存储空间，所述地址映射单元具体包括外部总线核心模块，地址映射模块；当所述外部总线核心模块的第一存储器的地址空间包括处理器发送的启动指令访问的地址时，所述外部总线核心模块响应所述启动指令；当所述外部总线核心^i块响应所述启动指令后，所述地址映射模块，用于将所述启动指令访问的第一存储器的地址空间映射到所述启动指令存储空间。4、如权利要求3所述的系统，其特征在于，所述存储装置进一步包括系统信息存储空间，所述系统信息存储空间用于存放操作系统、驱动程序及应用软件；当所述外部总线核心模块的第二存储器的地址空间包括处理器发送的系统信息读取指令访问的地址时，所述外部总线核心才莫块响应所述系统信息读取指令；当所述外部总线核心模块响应所述系统信息读取指令后，所述地址映射模块，用于将所述系统信息读取指令访问的第二存储器的地址空间映射到所述系统信息存储空间。5、如权利要求1或2所述的系统，其特征在于，若所述地址映射单元为复杂可编程器件的一个功能实体，所述存储装置为闪速存储装置，则所述地址映射单元通过存储器接口与所述闪速存储装置相连，所述地址映射单元进一步包括读写操作转换模块，用于将所述外部部件互连总线上的读写操作转换为存储器接口上的读写操作。6、一种处理器系统工作方法，其特征在于，所述方法包括从外部部件互连总线上接收处理器的指令；所述处理器的指令为指令传送单元指向所述外部部件互连总线的处理器的指令；响应所述处理器的指令，将所述处理器的指令访问的地址映射到存储装置。7、如权利要求6所述的方法，其特征在于，若所述指令传送单元为南桥中的一个功能实体，所述南桥包括一个启动方式选择管脚，指令传送单元将处理器的指令指向外部部件互连总线包括所述南桥检测所述启动方式选择管脚的电平，当所述管脚为高电平或者低电平时，所述南桥的指令传送单元将所述处理器发送的指令指向外部部件互连总线。8、如权利要求6或7所述的方法，其特征在于，若所述存储装置包括启动指令存储空间，则所述响应所述处理器的指令包括当第一存储器的地址空间包括处理器的启动指令访问的地址时，响应所述处理器的启动指令；将所述处理器的指令访问的地址映射到存储装置具体为将处理器的启动指令访问的第一存储器的地址空间映射到所述存储装置的启动指令存储空间。9、如权利要求8所述的方法，其特征在于，将处理器的启动指令访问的第一存储器的地址空间映射到所述存储装置的启动指令存储空间包括在所述启动指令访问的第一存储器的地址空间上加上第一偏移地址，得到所述启动指令存储空间的地址。10、如权利要求6或7所述的方法，其特征在于，所述存储装置包括系统信息存储空间，所述系统信息存储空间用于存储操作方法、驱动程序及应用软件，则所迷响应所述处理器的指令包括当第二存储器的地址空间包括处理器的系统信息读取指令访问的地址时，响应所述处理器的系统信息读取指令；将所述处理器的指令访问的地址映射到存储装置具体为将处理器的系统信息读取指令访问的第二存^f诸器的地址空间映射到所述存储装置的系统信息存储空间。11、如权利要求IO所述的方法，其特征在于，所述将处理器的系统信息读取指令访问的第二存储器的地址空间映射到所述存储装置的系统信息存储空间包括在所述处理器的系统信息读取指令访问的第二存储器的地址空间上加上第二偏移地址，得到所述系统信息存储空间的地址。12、如权利要求6或7所述的方法，其特征在于，若由地址映射单元从外部部件互利总线上接收处理器的指令，且所述存储装置为闪速存储装置，则所述地址映射单元通过存储器接口与所述闪速存储装置相连，所述方法进一步包括将所述外部部件互连总线上的读写操作转换为存储器接口上的读写操作。全文摘要本发明实施例提供了一种处理器系统及其工作方法。该处理器系统包括指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连接的存储装置；所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。该系统具有如下有益效果本发明实施例提供的处理器系统中的处理器能够通过PCI总线启动，由于PCI总线的带宽远大于LPC的带宽，因此，从PCI总线启动处理器系统，极大的提高了系统启动速度。文档编号G06F9/445GK101576817SQ20081009618公开日2009年11月11日申请日期2008年5月9日优先权日2008年5月9日发明者健冯,孙亚萍,彭胜勇,杰毕,蔡细明,陈承文申请人:华为技术有限公司