专利名称：一种实现多处理器处理信息的方法和终端的制作方法
技术领域：
本发明涉及信息处理技术，特别是指一种实现多处理器处理信息的方法和 终端。
背景技术：
随着信息技术的发展，信息处理终端的功能日益增多，且日常处理的数据 也在增力口。
以智能移动终端为例，通常采用应用处理器(AP， Application Processor) 加无线的调制解调器(Modem， Modulator-Demodulator )的双核架构，以实现 电话、多媒体、上网、移动办公等功能；其中AP通常由运算能力强的CPU 担任，Modem通常由能力有限的CPU及射频电路组成，甚至有些智能移动终 端还含有图形处理器(GPU， Graphic Process Unit)负责运行3D图像处理，进行 高清、高分辨率多々某体编解码工作，形成三核架构。由AP作为智能移动终端 的主控CPU, Modem作为智能移动终端的从属CPU，如图1所示，则智能移 动终端外设的控制功能都集中在应用处理器306上；当某些特定场景出现时， 应用处理器306和调制解调器307会同时工作，例如开始接到一个来电后，调 制解调器要保持连接网络，处理语音业务，承担此场景中的主要工作，而此时 应用处理器306因为要控制摄像头303、键盘302和液晶显示器(LCD)301等 等，因而仍需保持工作状态，辅助调制解调器307完成和外设的简单数据交换。 如果由Modem作为智能移动终端的主控CPU， AP作为智能移动终端的 从属CPU,智能移动终端外设的控制单元都设置在Modem上，当某些特定场 景出现时，AP和Modem会同时工作，例如用户通过WLAN上网，进行网 页浏览，同时还在看Video时，AP需要运行浏览器、媒体播放器，承担复杂 的网络应用、々某体处理工作，而Modem在没有无线通讯进行的情况下，因为 要控制听筒、MIC、键盘和LCD等等，仍需保持工作状态，辅助AP完成和 LCD、键盘的数据交换。发明人在实现本发明的过程中，发现现有技术中至少存在如下问题较少 的数据却需要信息处理终端中的多个CPU同时进行处理，功耗明显增加，降 低了 CPU的利用率；特别是应用于智能移动终端时，降低了智能移动终端中 的电池的^f吏用时间。
发明内容
本发明的目的是提供一种实现多处理器处理信息的方法和终端，用于解决 现有技术中，由于只能由一个处理器作为外设的控制器而带来的，因多个处理 器同时工作导致的终端功耗增大的缺陷。
一种实现多处理器处理信息的方法，应用于包括至少两个处理器单元的终 端，至少包括生成一信息处理请求；根据预定的算法逻辑，分别预先计算每 一个处理器单元执行所述信息处理请求时的系统总功耗；选定系统总功耗小于 阈值的处理器单元执行所述信息处理请求。
一种实现多处理器处理信息的终端，包括至少两个处理器单元，外设单元， 用于生成一信息处理请求；总线控制单元，用于4艮据预定的算法逻辑，分别预 先计算每一个处理器单元执行所述信息处理请求时的系统总功耗；选定单元，
用于选定系统总功耗小于阈值的处理器单元，并通知该处理器单元；处理器单 元，用于才艮据所述选定单元的通知执行所述信息处理请求。
本发明的实施例具有以下有益效果，在多处理器架构的信息处理终端中， 降低多处理器架构的信息处理终端的功耗，提高多处理器的信息处理终端中各 处理器利用率。
图1为本发明现有技术示意图2为本发明实施例外设单元、总线控制单元选定单元和处理器单元结构 示意图3为本发明实施例实现多处理器处理信息的方法流程示意图； 图4为本发明实施例信息处理终端结构示意图一； 图5为本发明实施例信息处理终端结构示意图二； 图6为本发明实施例信息处理终端结构示意图二； 图7为本发明实施例智能移动终端结构示意图一；图8为本发明实施例智能移动终端结构示意图二； 图9为本发明实施例智能移动终端结构示意图三； 图IO为本发明实施例;现频终端结构示意图。
具体实施例方式
为使本发明的目的、技术特征和实施效果更加清楚，下面将结合附图及具 体实施例对本发明的技术方案进行详细描述。
本发明实施例提供了 一种实现多处理器处理信息的方法，应用于包括至少 两个处理器单元的终端，如图3所示，至少应包括
步骤101.生成一信息处理请求；
步骤102.根据预定的算法逻辑，分别预先计算每一个处理器单元执行所 述信息处理请求时的系统总功耗；
步骤103.选定系统总功耗小于阈值的处理器单元执行所述信息处理请求。
应用以上方法，在多处理器架构的信息处理终端(简称终端)中，降低多处 理器架构的信息处理终端的功耗，提高多处理器的信息处理终端中各处理器利 用率。其中，若多个处理器单元均处于非工作态，则根据预定的算法逻辑，选 定选择一个可进入工作态的、且处理该任务时使系统总功耗最小的处理器单元 进入工作态来执行该信息处理请求的对应的指令。
本发明提供的实施例中，信息处理终端中增加了 一个总线控制单元402, 如图2所示，信息处理终端中，包括若干个外设单元401，可以为多个，例如
存在N个外设单元401即外设单元l、外设单元2、外设单元3......外设单
元N;每一个外设单元401均有外设总线，即每一个外设单元401分别外设总
线l、外设总线2、外设总线3.......^线N;且外设总线连接至所述总线控制
单元402的端口 ，总线控制单元402的另側一端口与一选定单元403 —侧端口 连接。
信息处理终端中，包括若干个处理器单元404,即处理器单元l、处理
器单元2、处理器单元3.......处理器单元M;每一个处理器有若干个处理器总
线；其中，处理器单元1的处理器总线是处理器总线1—1、处理器总线1—2......
处理器总线l_p;处理器单元M的处理器总线是处理器总线M一1、处理器总
6线M—2.......处理器总线M_q,且各个处理器总线连接至选定单元403的另一
侧端口 。
为使得所描述的结构清晰，以上总线分为外设总线和处理器总线，该种区 分不限定总线的具体类型。
这些外设单元401和处理器单元404的总线集合，在系统仲裁机制的调配 下，由总线控制单元402根据系统仲裁结果进行路由，动态地将外设总线与处 理器总线对连起来，形成不同的总线通路以传输数据。
其中，外设单元401应理解为不同类型的外设的一个上位概念的虚拟单 元；处理器单元404应理解为不同类型的处理器的一个上位概念的虚拟单元。 所述系统仲裁机制，是由开发人员在产品出厂前通过对各种应用遍历地进行测 试，经过反复试验、比较使用各种处理器组合方式下的功耗数据，优选形成的、 可以后期更新升级的一种系统仲裁机制，以下称为算法逻辑。
为实现由多处理器单元404动态控制的外设单元401的目的，算法逻辑通 常是出厂之前设置的，也可以将修改的控制权交由用户自行选择。
对前述实施例中提供的一种实现多处理器处理信息的方法进行优化，则可 以包括
步骤201.接到来自外设单元401的信息处理请求。信息处理请求包括例 如捕捉键盘按键、手机旋转操作、触摸屏操作等；或执行由总线的信息处理动 作，例如显示屏单元的显示画面，扬声器单元的播放音乐等。
步骤202.确定当前处于工作状态的CPU的具体情形，例如确定哪一个或 者哪几个CPU处于工作状态，这些CPU里面哪几个处理该业务时使系统总功 耗最小。
步骤203.如果处于工作状态、处理该业务时使系统总功耗最小的CPU不 少于两个，则确定当前各个处于工作状态的CPU中，CPU处于工作状态的、 并且CPU占用率最低的那个，作为选定CPU。
此处CPU占用率是指按照CPU的各项常规指标中，用于衡量CPU单位 时间工作量的使用率；处理该业务时系统总功耗是指按照CPU的各项常规指 标中，CPU处理相同业务时功^^总量。
步骤204.将发出信息处理请求的外设单元401的外设总线与该选定CPU的处理器总线对连起来。
步骤205.选定CPU根据原有的调度策略处理来自外设单元401的信息数据。
处理器单元404可以是CPU、 GPU、 Modem、 AP等，其架构可以是ARM7、 ARM8、 ARMll、 X86等等，但不限于此。
外设单元401具体可以是键盘、鼠标、摄像头、显示装置、音频装置等等， 但不限于此。
总线控制单元402具体可以采用通用阵列逻辑器件(GAL, Generic Array Logic)、可编程逻辑器件(PLD, Programable Logic Device )、复杂可编程逻辑 器件(CPLD， Complex Programmable Logic Device)、现场可编程门阵列(FPGA, Field Programmable Gate Array)、专用集成电3各单元(ASIC， Application Specific Intergrated Circuits),专用的IC芯片等等，但不仅限于此。
总线可以是两线式串行总线(I2C, Inter-Integrated Circuit),串行外围设备 接口(SPI， Serial Peripheral interface)、 CPU采用的接口、 M68(—种总线类型)、 180( —种总线类型)、移动显示数字接口(MDDI, Mobile Digital Display Interface),音频编码97(AC97， AUDIO CODEC97)、脉冲编码调制(PCM， Pulse Code Modulation)、 通用异步>1欠发器(UART ， Universal Asynchronous Receiver/Transmitter)、通用串行总线(USB, Universal Serial Bus)、并口、红外 线接口等类型，但不限于此。
并非所有的外设单元401都要连接至总线控制单元402。 并非所有的处理器单元404都要连接至总线控制单元402。 应用所提供的技术，对外设单元401进行数据处理的过程，将依据具体的 工作场景和策略动态变化，由一套算法逻辑灵活调配外设总线的路由，以达到 降低多处理器架构的信息处理终端的功耗，提高多处理器终端中的各处理器的 利用率。
与方法对应，本发明实施例提供了一种实现多处理器处理信息的终端，如 图4所示，包括至少两个处理器单元404:其中， 外设单元401,用于生成一信息处理请求；
总线控制单元402,用于根据预定的算法逻辑，分别预先计算每一个处理器单元404执行所述信息处理请求时的系统总功耗；
选定单元403，用于选定系统总功耗小于阈值的处理器单元404，并通知 该处理器单元404;
处理器单元404,用于根据所述选定单元403的通知执行所述信息处理请求。
应用本实施例提供的技术，在多处理器架构的信息处理终端中，降低多处 理器架构的信息处理终端的功耗，提高多处理器的信息处理终端中各处理器利 用率。其中，处理器单元404共M个，处理器单元l、处理器单元2，直到处 理器单元M， M是正整数。
为完善信息处理终端的功能，如图5所示，终端结构如下
选定单元403可以具体为
最小占用率选择单元407，用于选定当前占用率最小的处理器单元404。 即，所述算法逻辑为选定一处理该任务时使系统总功耗最小、CPU占用率最 低、且处于所述工作状态的一处理器单元404执行信息处理请求所对应的指 令。
终端还包括
总线控制协调单元406,通常位于所述总线控制单元402中，用于将发出 一所述信息处理请求的外设单元401与选定的所述处理器单元404连接导通。 如图6所示，选定单元403也可以具体为
默认处理器选定单元405,用于在所述至少两个处理器单元404均处于非 工作状态时，选定任一处理器单元404执行所述信息处理请求。
所述处理器单元404至少包括CPU、 GPU、 Modem、 AP;
所述外设单元401至少包括键盘、鼠标、摄像头、显示装置、音频装置；
所述外设总线和/或处理器总线至少包括12C、 SPI、 CPU、 M68、 180、 MDDI、 AC97、 PCM、 UART、 USB、并口、红外口；
所述总线控制单元402至少包括通用阵列逻辑器件、可编程逻辑器件、 复杂可编程逻辑器件、现场可编程门阵列、专用集成电路单元、专用的电路集 成芯片。
应用以上技术，在多处理器架构的信息处理终端中，降低了多处理器架构的信息处理终端的功耗，提高多处理器的信息处理终端中各处理器利用率。
为进一步帮助技术人员实现本发明技术，本发明实施例中，如图7所示， 提供一种智能移动终端，外设单元401包括LCD301、键盘302、摄像头303 和音频管理单元304等；各个外设总线接至总线控制单元402。
总线控制单元402采用CPLD305。
处理器单元404是应用处理器306，采用SC2440(—种处理器)；调制解调 器307则采用了 MSM6245(—种处理器)。
外设单元401还包括了无线保真模块309，作为应用处理器306专属外设， 其总线不连接至CPLD305，直接连接至应用处理器306对应的控制接口上。
射频电路(RF)310,作为调制解调器307的专属电路，其总线不连接至 CPLD305,直接连接至调制解调器307对应的控制接口上。
CPLD305通过开发工具预先编制好的VHDL(—种计算机语言)程序作为 算法逻辑，经过编译仿真后，下载至CPLD305中，用于执行总线控制的操作。
步骤501.当信息处理终端上电时，默认将配置所有^皮CPLD305控制的外 设单元401的外设总线都路由到应用处理器306的对应控制总线上；
步骤502.如果信息处理终端正在调制解调器307相关业务，例如处理 电话、收发短信、3G ^L频通话(符合第三代移动通讯标准的^L频通话)、3G下 载等，则信息处理终端将LCD301、键盘302、摄像头303和音频管理单元304 等被CPLD305控制的外设总线全部配置为调制解调器307控制，应用处理器 306不得占有这些总线；
步骤503.如果信息处理终端在用WLAN上网，则将LCD301、 ^!建盘302、 摄像头303和音频管理单元304等被CPLD305控制的外设总线全部配置为应 用处理器306控制，调制解调器307不得占有这些总线。
步骤504.如果上述情况同时发生，则信息处理终端中应用处理器306和 调制解调器307都要工作，此时，应用处理器306占有所有总线的控制权。
应用处理器306和调制解调器307之间的数据交换、状态保存通过双端口 RAM308来实现。
本发明实施例中，如图8所示，将上一实施例中的CPLD305替换为低功 耗的微控制单元(MCU， Micro Controller Unit)311,其它外设单元401和处理器单元404均可以采用上一 实施例中的具体型号。
本发明实施例中，如图9所示，将CPLD305替换为专用集成电路单元312, 其它外设单元401和处理器单元404均可以釆用上一实施例中的具体型号。
本发明实施例中，如图IO所示，提供一种视频终端，其中处理器单元404 包括
图像处理器313,采用Ti生产的数字信号处理器。 调制解调器307，具体可以是MSM6245,支持GSM和WCDMA网络。 总线控制单元402,采用CPLD305。 音频管理单元304，具体可以采用WM9713。 LCD301,具体可以采用支持QVGACPU接口的。 键盘302,具体可以采用行列扫描矩阵键盘，具有9颗背光灯； 摄像头303，具体可以采用200万像素的掘 像头，支持YUV接口， I2C 配置。
数位视频广播接收单元，具体可以采用支持地面数字^L频广播(DVB-T， Digital Video Broadcasting-Terrestrial)标准的地面数字#见频广插4妄收器314 ，具 有SDIO(—种基于半导体闪存工艺的存储卡)接口。 DVB-T接收模块作为 GPU313专属外设，不通过CPLD305，直接连接至GPU313对应控制接口上。
射频电路310作为调制解调器307专属电路，不通过CPLD305，直接连 接至调制解调器307处理器对应控制接口上。
射频电路310 ，作为调制解调器307的专属电路，其总线不连接至 CPLD305，直4妄连接至调制解调器307对应的控制4妄口上。
CPLD305通过开发工具预先编制好VHDL程序作为算法逻辑，经过编译 仿真后，通过Byte-Blaster工具下载至CPLD305中，用于根据信息处理终端 的仲裁策略执行总线控制的操作。
工作过程中，包括
步骤601.当电视移动终端上电时，默认将配置所有被CPLD305控制的外 设总线都路由到调制解调器307的对应控制总线上；
步骤602.如果电视移动终端正在处理与调制解调器307相关的业务，例 如处理电话、收发短信、3G视频通话、3G下载等，则电视移动终端将
iiLCD301、键盘302、摄像头303和音频管理单元304等被CPLD305控制的外 设总线全部配置为由调制解调器307控制，GPU313不得占有这些总线；
如果电视移动终端在观看DVB-T数字电视广播节目，则将LCD301、键 盘302、掘/像头303和音频管理单元304等被CPLD305控制的外设总线全部 配置为由GPU313控制，调制解调器307不得占有这些总线。
步骤603.如果上述情况同时发生，则电视移动终端中GPU313和调制解 调器307都处于工作状态，此时，由默认选定的处理器单元404调制解调器 307占有所有总线的控制权。
GPU313和调制解调器307之间的数据交换、状态保存通过通用CPU总 线实现。
应用本实施例提供的技术，电视移动终端降低了多处理器架构的功耗，提 高多处理器的电视移动终端中各处理器的利用率。
本发明实施例提供的技术除了应用于多处理器的移动终端中，还对于多 CPU的各种系统均普遍适用，因此还可应用到具有多CPU的各种信息处理终 端中，例如移动互联网设备(MID)、超便携移动个人电脑(UMPC， Ultra Mobile PC)等嵌入式设备、移动设备中；亦可应用到Desktop类型的多CPU的桌面电 脑等设备中，等等。
本发明的实施例具有以下有益效果，解决了多处理器架构的信息处理终端 中，由于只能由一个处理器作为不同类型外设的控制器而带来的，因多个处理 器同时工作导致的终端功耗增大的缺陷；降低多处理器架构的信息处理终端的
功耗，提高了多处理器的信息处理终端中各处理器利用率。
应当说明的是，以上实施例仅用以说明本发明的技术方案而非限制，所有 的参数取值可以根据实际情况调整，且在该权利保护范围内。本领域的普通技 术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离 本发明技术方案的精神范围，其均应涵盖在本发明的权利要求范围当中。
权利要求
1. 一种实现多处理器处理信息的方法，应用于包括至少两个处理器单元的终端，其特征在于，至少包括生成一信息处理请求；根据预定的算法逻辑，分别预先计算每一个处理器单元执行所述信息处理请求时的系统总功耗；选定系统总功耗小于阈值的处理器单元执行所述信息处理请求。
2. 根据权利要求1所述的方法，其特征在于，所述选定系统总功耗小于 阈值的处理器单元执行所述信息处理请求包括选定当前占用率最小的一处理器单元执行所述信息处理请求。
3. 根据权利要求1所述的方法，其特征在于，选定处理器单元之后，执 行所述信息处理请求之前，还包括将发出一所述信息处理请求的外设单元的外设总线与选定的一所述处理 器单元的处理器总线连接导通。
4. 根据权利要求1所述的方法，其特征在于，所述选定系统总功耗小于 阈值的处理器单元执行所述信息处理请求包括在所述至少两个处理器单元均处于非工作状态时，选定任一处理器单元执 行所述信息处理请求。
5. 根据权利要求1所述的方法，其特征在于，所述处理器单元至少包括CPU、图像处理器单元、无线调制解调器、应 用处理器。
6. —种实现多处理器处理信息的终端，包括至少两个处理器单元，其特 征在于外设单元，用于生成一信息处理请求；总线控制单元，用于根据预定的算法逻辑，分别预先计算每一个处理器单 元执行所述信息处理请求时的系统总功耗；选定单元，用于选定系统总功耗小于阈值的处理器单元，并通知该处理器 单元；处理器单元，用于根据所述选定单元的通知执行所述信息处理请求。
7. 根据权利要求6所述的终端，其特征在于，所述选定单元具体为 最小占用率选择单元，用于选定当前占用率最小的处理器单元。
8. 根据权利要求6所述的终端，其特征在于，所述终端还包括 总线控制协调单元，用于将发出一所述信息处理请求的外设单元与选定的所述处理器单元连接导通。
9. 根据权利要求6所述的终端，其特征在于，所述选定单元具体为 默认处理器选定单元，用于在所述至少两个处理器单元均处于非工作状态时，选定任一处理器单元执行所述信息处理请求。
10. 根据权利要求6所述的终端，其特征在于，所述处理器单元至少包括CPU、图像处理器单元、无线调制解调器、应 用处理器；所述外设单元至少包括键盘、鼠标、摄像头、显示装置、音频装置； 所述总线控制单元至少包括通用阵列逻辑器件、可编程逻辑器件、复杂 可编程逻辑器件、现场可编程门阵列、专用集成电路单元、专用的电路集成芯
全文摘要
本发明提供一种实现多处理器处理信息的方法和终端，其中方法应用于包括至少两个处理器单元的终端，至少包括生成一信息处理请求；根据预定的算法逻辑，分别预先计算每一个处理器单元执行所述信息处理请求时的系统总功耗；选定系统总功耗小于阈值的处理器单元执行所述信息处理请求。本发明的实施例具有以下有益效果，在多处理器架构的终端中，降低多处理器架构的终端的功耗，提高多处理器的终端中各处理器利用率。
文档编号G06F9/50GK101441510SQ200810227398
公开日2009年5月27日 申请日期2008年11月27日 优先权日2008年11月27日
发明者许仲杰 申请人:深圳华为通信技术有限公司