专利名称：同步显示装置、叠加拼接显示系统及其同步显示方法
技术领域：
本发明涉及图像显示技术领域，特别涉及一种同步显示装置以及同步显示装置的
同步显示方法、以及一种叠加显示系统、一种拼接显示系统。
背景技术：
申请号为200810198074. 5、公开号为CN101383913A的专利申请公开了一种显示 叠加控制系统及其控制方法，该系统包括有叠加控制电路、帧同步控制电路、显示器及至少 两个显示信号输出装置，各显示信号输出装置的显示输出端与叠加控制电路电器连接，帧 同步控制电路与各显示信号输出装置的控制信号输入端、叠加控制电路电气连接，叠加控 制电路与显示器电气连接，帧同步控制电路根据各显示信号输出装置的帧同步信号进行动 态调整(通过采用调整显示回扫时间参数进行调整)，使各显示信号输出装置的帧同步信 号保持动态的同步，叠加控制电路将各显示信号输出装置的视频信号叠加后输出。该申请 实现了一种多个显示信号与基准同步信号同步的方法，对于多个显示器拼接时，只要这多 个显示信号的各基准信号之间是同步的，那么，整个拼接显示系统的显示就会是同步的。
但是，在该申请所公开的方案中，各显示卡的晶体振荡器是分别基于各自独立的 时钟信号来工作，而振荡器的基本指标都是与输出频率相关的，与理想频率相比，振荡器的 输出频率总是会存在一定的误差，这里的误差主要由三方面组成 其一、频率准确度如果晶振频率是固定频率输出，而没有其他的调频方式(例如 电调整或者机械调整等等)，那么，就要对晶振提这项指标，即晶振的出厂频率与理想频率 的偏离程度； 其二、温度稳定度振荡器的输出频率会受到温度变化的影响，参见图1所示，是 晶体振荡器的温频特性曲线示意图，它与晶体的切割角度有关，而晶振的温度稳定度取决 于选择合适的晶体，并设计合适的振荡电路，使二者协调工作，以保持晶体固有的稳定性， 例如士10卯m/(TC +50°〇，表示在规定的温区内频率的最大变化范围为20卯m，有时，频率 变化范围是相对于一个参考值来说的，通常情况下以室温25t:的输出频率为参考频率；
其三、老化率(长期稳定度)晶体的工作参数会随着时间发生变化，从而引起晶 体振荡器的频率漂移，且这与其他外部因素是无关的，晶体初始加点时，老化较快，随着时 间的发展会有所改善，在经历几个星期后可达到最低老化率，若给晶体加适当电流，阻焊AT 切晶体老化率一般为5卯m/第一年，3ppm/第二年以后，如果用户系统要求更严格的老化率 则要考虑或者是通过增加频率调整端，以便在一段时期后重新校准输出频率，或者是采用 更高质量的晶体谐振器，例如真空玻壳或者冷压焊封装等。 以上所述士10ppm相当于百万分之十，而目前大部分的显示器的帧频率为 60Hz，周期为1/60秒，即0.017秒，按照士10ppm计算，一个小时的累积误差为3600秒 *10/1000000 = 0. 036秒，而0. 036秒的误差已经远远大于0. 017秒的帧周期，为了让系统 连续一天8小时，而且多个帧同步信号累积误差小于帧周期0.017秒的10%以内，这是相当 困难的。
4
因此，由于振荡器的基本指标都是与输出频率相关的，频率准确度、温度稳定度、老化率等影响都会造成振荡器的实际输出频域与理想频率之间存在误差，从而各个显示卡的晶体或者晶振会存在累积误差，因此需要经常采用该申请号为200810198074.5中的方式进行同步修正。但是，对于各种各样成熟的显示卡，尤其是对于GPU显示卡来说，对他们的参数进行修改是极不容易的事情，大部分厂家也不允许客户修改局部参数，只能通过整体的显示参数的设置来完成，因此响应时间也不及时，而且显示输出会瞬间中断，导致显示图像抖动或者瞬间黑屏或者瞬间花屏。
发明内容
本发明的目的在于提供一种同步显示装置及同步显示方法、一种叠加显示系统、拼接显示系统，以实现显示信号之间的同步的准确性。
为达到上述目的，本发明采用以下技术方案 —种同步显示装置，包括同步控制电路，一个以上的主机板、以及两个以上的显示卡，任意一个主机板上插入连接有至少一个显示卡，所述同步控制电路包括帧同步控制电路、基准时钟产生电路，所述帧同步控制电路的信号输出端与各所述主机板的信号输入端相连接，所述基准时钟产生电路的信号输出端与各所述显示卡的时钟信号输入端相连接，所述帧同步控制电路产生基准帧同步信号或者是将预设显示卡的显示通道的帧同步信号作为基准帧同步信号，各所述主机板根据所述基准帧同步信号调整对应的各显示卡的显示通道的帧同步信号。 —种同步显示装置，其特征在于，包括同步控制电路，一个以上的主机板、以及两
个以上的显示卡，任意一个主机板上插入连接有至少一个显示卡，所述同步控制电路包括
帧同步控制电路、基准时钟产生电路，所述帧同步控制电路的信号输出端与各所述主机板
的信号输入端相连接，所述基准时钟产生电路的信号输出端与各所述显示卡的时钟信号输
入端相连接，各所述显示卡的显示信号输出端与所述帧同步控制电路相连接，所述帧同步
控制电路产生基准帧同步信号或者是将预设显示卡的显示通道的帧同步信号作为基准帧
同步信号，判断各显示卡的显示通道的帧同步信号与所述基准帧同步信号的偏差范围，各
所述显示卡根据对应的各显示通道的所述偏差范围调整相应的各示通道的帧同步信号。 —种叠加显示系统，包括显示单元、叠加处理单元，还包括如上所述的同步显示装
置，各所述显示卡与所述叠加处理单元相连接，所述叠加处理单元与所述显示单元相连接。 —种拼接显示系统，包括拼接墙，还包括如上所述的同步显示装置，各所述显示卡
分别与所述拼接墙中的至少一个拼接单元对应连接。
—种如上所述的同步显示装置的同步显示方法，包括步骤 各主机板根据所述帧同步控制电路的基准帧同步信号对对应的各各显示卡的显示通道的帧同步信号进行同步调整。 根据本发明的方案，同步显示装置中的所有的主机板与同一个帧同步控制电路相连接，所有的显示卡与同一个基准时钟产生电路相连接，通过同一个时钟基准时钟产生电路产生的基准时钟信号使各显示卡的时钟信号同步，根据帧同步控制电路所产生或者确定的基准帧同步信号进行同步输出，即采用相同的基准帧同步信号和基准时钟信号来共同完成显示同步，由于采用同一个基准时钟信号，不会产生时钟误差，各个帧同步信号也不会产生累积误差，从而提高了显示信号之间的同步的准确性和持续性。
图1是晶体振荡器的温频特性曲线示意图； 图2是本发明的同步显示装置的实施例一的结构示意图； 图3是应用于本发明的同步显示装置中的RS232的连线方式示意图； 图4是本发明的同步显示装置的实施例二的结构示意图； 图5是本发明的同步显示装置的实施例三的结构示意图； 图6是本发明的同步显示装置的实施例四的结构示意图。
具体实施例方式
考虑到在现有的显示领域中，可以是由多个PC分别对各部分的信号处理后进行 输出以拼接显示，也可以是在PC机内设置多个显示卡以进行多通道显示，因此，在以下的 阐述中，分别以多个PC机的拼接显示和在一个PC机内通过多个显示卡进行多通道显示的 情况分别进行举例说明。
实施例一 参见图2所示，是本发明的同步显示装置的同步显示装置实施例一的结构示意 图。 如图2所示，在本示例中，是以多个PC机进行拼接显示为例进行说明，假设各PC 机只包括有一个显示卡，如图所示，该同步显示装置包括有同步控制电路以及两个以上的 PC机，其中，该同步控制电路包括帧同步控制电路、基准时钟产生电路，每个PC机包括有一 个主机板与一个显示卡，各显示卡插入连接在其所在PC机的主机板上，所有PC机的显示卡 的时钟信号输入端与基准时钟产生电路的信号输出端相连接，所有PC机的主机板的信号 输入端与帧同步控制电路的信号输出端相连接。在图示中，Vh代表帧同步信号，clk代表时
钟信号，PC1的帧同步信号Vhl、PC2的帧同步信号Vh2........PCn的帧同步信号Vhn均与
帧同步控制电路的信号输出端相连接，连接到PC1的显示卡的时钟输入端clkl、连接到PC2
的显示卡的时钟输入端clk2........连接到PCn的显示卡的时钟输入端clk3均与基准时
钟产生电路的信号输出端相连接，所述基准时钟产生电路产生基准时钟信号，所述帧同步 控制电路产生基准帧同步信号，各PC机的主机板根据该基准帧同步信号调整对应的各显 示卡的帧同步信号。 根据如上所述的本实施例的方案，所有的PC机的主机板都与同一个帧同步控制 电路相连接，所有PC机的显示卡的时钟输入端都与同一个基准时钟产生电路的信号输出 端相连接，通过同一个基准时钟产生电路产生的时钟信号(以下称基准时钟信号)使各显 示卡的时钟信号同步，通过同一个帧同步控制电路产生的帧同步信号(以下称基准帧同步 信号)来调整各显示卡的帧同步输出，即采用相同的基准帧同步信号和基准时钟信号来共 同完成显示同步，由于采用同一个基准时钟信号，不会产生时钟误差，各个帧同步也不会产 生累积误差，从而提高了显示信号之间的同步的准确性和持续性。 此外，由于目前晶体振荡器的价格很便宜，使用也非常方便，因此，在使用时通常 都是为每个PC机的显示卡分别使用各自独立的晶体振荡器，而不会考虑到使各显示卡共
6享一个晶体振荡器，来采用来自同一个晶体振荡器的同步信号，更加不会考虑到在各个不 同的PC机之间共用同一个时钟源，因为这在系统布线设计上带来一定的复杂性，而让各显 示卡分别使用各自的时钟源，安装设计时相对比较简便，正因为如此，由于各显示卡分别使 用各自的时钟源，无法保证各显示卡的时钟源的同步性，从而导致了各显示卡之间的时钟 误差，进而使得各显示卡的帧同步输出产生累积误差，导致最终所显示的叠加或者拼接信 号的同步的不准确。 而在我们的方案中，通过使各显示卡共用来自同一个时钟源(即上述基准时钟产 生电路)的时钟信号，虽然给装置初始设计安装时带来了一定的复杂度，但是，由于各显示 卡都是采用来自同一个时钟源(即本发明上述的基准时钟产生电路)的基准时钟信号，保 证了各显示卡之间的时钟同步的严格的一致性，且在对帧同步信号进行调整时，也是基于 来自同一个帧同步控制电路的基准帧同步信号，从而进行同步输出时不会产生时钟误差， 各个帧同步信号之间也不会产生累积误差，保证了各显示卡的显示信号之间的同步的准确 性和持续性。
由于PC机不一定能够很容易地知道各显示部件的初始化时间或者是启动时间，
因此，在系统启动时，可以首先进行一次同步调整的过程，具体的方式可以采用申请号为
200810198074. 5的专利申请中所公开的方式，或者也可以是在检测到帧同步控制电路的
基准帧同步信号后，在经过一个预设时间段后，对各显示卡进行初始化操作，以使得各显示
卡的显示通道的帧同步输出刚好与帧同步控制电路的基准帧同步信号相同。 PC机可以通过安装软件来检测帧同步控制电路输出的基准帧同步信号，并将该
基准帧同步信号与显示卡的显示通道的帧同步信号进行比较，如果二者不一致或者差距
过大(即超过了所允许的预设范围)，则需要对显示卡的显示通道产生的帧同步信号进
行调整，直到二者的差距縮小到允许的预设范围以内，具体的调整方式可以与申请号为
200810198074. 5的专利申请中所公开的方式相同，在此不予赘述。 此外，为了进一步提高准确性和实时性，可以通过采用中断响应来检测同步时间
差异，并据此进行调整，具体方式可以与现有技术中的方式相同，例如把基准帧同步信号
接到主机板，当帧同步信号到达时，让主机板的CPU产生中断；设置显示卡的参数，使得当
某显示通道进行帧回程时或帧同步开始时产生中断。以上各个中断产生时都记录中断产生
时的时间，然后再对各显示卡的显示通道产生中断的时间与基准帧同步信号中断的时间进
行比较，判断基准帧同步信号中断发生的时间与各显示通道产生中断的时间是否相同，若
不相同，则对有差异的显示通道的帧同步进行调整，使各个帧同步信号达到一致。
在达到同步或者基本同步(即帧同步误差在允许的帧同步误差范围内)后，系统
就可以正常运行，由于运行时是基于相同的基准帧同步信号和基准时钟信号，因此中途也
不需要进行调整，可以使该同步显示装置所应用的拼接显示系统的各个显示单元的帧同步
起始时间长期保持一致。 此外，对于其中一些叠加系统而言，需要对各显示卡的信号进行叠加后输出，由于 本发明方案的同步比较精准，因此，在进行叠加处理时，叠加处理后的信号也不会产生偏移 或者漂移，叠加逻辑的控制也更加简单可靠。 其中，时钟同步控制电路所产生的时钟信号的频率，可以是按照所需要的时钟 (例如27Mhz)作为基准时钟。由于该时钟频率较高，传送时带来了稳定性和可靠性的问题，因此，有时候需要采用一些措施以解决这些问题所带来的影响，例如信号驱动、信号屏蔽、 抗干扰措施等等，具体的实施方式可以是采用现有技术中已有的方式。 为了传送更远的距离，有时需要将信号转换成差分信号进行传输，例如在距离超 过某个距离(例如l米)时或者是信号有衰减或失真时等等，具体方式可以是采用与现有 技术中相同的方式；或者也可以使采用较低频率的基准时钟。例如3. 375Mhz(这是27Mhz 的8分之一)，并在使用端进行倍频(8倍)处理，即在时钟同步控制电路与显示卡之间连接 一个倍频器，以对从时钟同步控制电路输出的时钟信号进行倍频处理(8倍后生成27Mhz的 时钟)，具体的倍频处理方式可以是采用与现有技术中相同的方式。 帧同步控制电路输出的帧同步信号可以通过RS232的方式输出到各PC机的RS232
接口，例如DSR、 DTR、 RI、 CTS、 RTS等中的任意一种，如图3所示，是RS232的连线方式示意
图，它们都是单向传输信号，因此在安装时要避免两个输出端短路。 其中，上述各PC机中的显示卡可以是传统的显示卡，也可以是GPU显示卡。 此外，由于目前的GPU显示卡一般有2个显示通道，在现有的GPU显示卡的设计
中，这两个显示通道的帧同步信号一般也不一致，而同一个GPU显示卡的两个显示通道一
般采用同一个时钟输入，因此，多个帧同步信号之间不会有累积误差，一般为固定误差，所
以，在调整时，可以逐个针对显示卡的各显示通道的帧同步信号进行调整，对于速度很高的
PC机来说，在不影响实时性的情况下，也可以是同时进行调整。 在上述对本发明的实施例的阐述中，是针对有多个PC机显示输出之间进行同步 拼接或者同步叠加显示、且每个PC机内只包括有一个显示卡进行说明，而在现有的实际的 PC机的装配中，PC机内可能需要采用多个显示卡，此时，针对该PC机而言，该PC机的主板 卡的信号输入端与帧同步控制电路的信号输出端相连接，该PC机的各显示卡的时钟信号 输入端都与时钟同步控制电路的信号输出端相连接，其中，该显示卡可以是普通显卡，也可 以是GPU显示卡。 此时，在这种其中的一些PC机具有多个显示卡的情况下，在本发明的同步显示装
置中，所有的显示卡都与同一个基准时钟产生电路相连接，通过同一个基准时钟产生电路
产生的基准时钟信号使各显示卡的时钟信号同步，通过同一个帧同步控制电路产生的基准
帧同步信号来调整各显示卡的帧同步输出，即采用相同的基准帧同步信号和基准时钟信号
来共同完成显示同步，由于采用同一个基准时钟信号，不会产生时钟误差，各个帧同步信号
也不会产生累积误差，从而提高了显示信号之间的同步的准确性和持续性。 其中，在初始启动系统进行同步调整时，具体的调整方式与以上所阐述的方式相
同，对于具有多个显示卡的PC机来说，可以是逐个对该PC机的各显示卡的显示通道进行调
整，对于速度很高的PC机来说，在不影响实时性的情况下，也可以是同时进行调整，具体的
调整方式与现有技术中的相同，在此不予赘述。 据此，对于这种具有多个显示卡的PC机来说，由于该PC机内具有两个以上的显示 卡，而每个显示卡具有至少一个显示通道，在该显示卡为GPU显示卡的情况下，每个GPU显 示卡一般都具有2个显示通道，因此，在需要通过多通道输出进行拼接或者叠加显示时，在 PC机具有所需要数目的显示卡及显示通道的情况下，也可以是由一台PC机来完成同步显 示的过程，此时，本发明的同步显示包括一台该PC机，该PC机内包括有至少一个主机板以 及至少两个显示卡，各显示卡分别插入连接到该主机板上，主机板的信号输入端与帧同步
8控制电路的信号输出端相连接，各显示卡的时钟信号输入端均与基准时钟产生电路的信号 输出端相连接，通过同一个基准时钟产生电路产生的基准时钟信号使各显示卡的时钟信号 同步，通过同一个帧同步控制电路产生的基准帧同步信号来调整各显示卡的帧同步输出， 即采用相同的基准帧同步信号和基准时钟信号来共同完成显示同步，由于采用同一个基准 时钟信号，不会产生时钟误差，各个帧同步信号之间也不会产生累积误差，从而提高了显示 信号之间的同步的准确性和持续性。 在这种通过一台PC机内的多个显示卡进行同步显示时，考虑到只是针对该PC机
内的各显示卡的显示通道进行同步，而无需与外部的其他PC机的同步信号进行同步，因
此，在具体实现时，可以将上述方式中的同步控制电路设置在该PC机的内部，并可以选用
一个指定频率的晶体振荡器或者谐振器作为基准时钟信号，该指定频率的晶体振荡器或者
谐振器可以是其中某一个显示卡所对应的晶体振荡器或谐振器，其产生的时钟信号传输到
每个显示卡的时钟信号输入端。还可以选用其中一个显示通道的帧同步信号作为基准帧同
步信号，并以该基准帧同步信号来控制或者调整其他显示通道的帧同步。 其中，在初始启动系统进行同步调整时，具体的调整方式与上述实施例中的相同，
对于本发明这种具有多个显示卡的方式来说，可以是逐个对各显示卡的显示通道进行调
整，对于速度很高的PC机来说，在不影响实时性的情况下，也可以是同时进行调整，具体的
调整方式与现有技术中的相同，在此不予赘述。 实施例二 在上述对实施例一的说明中，是以一个独立的帧同步控制电路产生基准帧同步信 号以进行帧同步调整来进行说明，实际上，也可以是采用其中一个显示卡的显示通道的帧 同步信号作为基准帧同步信号，并据此来进行帧同步调整，从而可以不必专门产生基准帧 同步信号。 参见图4所示，是本发明的同步显示装置的实施例二的结构示意图，在本示例中， 与上述实施例一的不同之处主要在于，本实施例中是选用其中一个显示卡的显示通道的帧 同步信号作为基准帧同步信号。 如图4所示，在本实施例的同步显示装置中，PC1的显示卡的显示通道的帧同步信 号，在输出到显示器进行显示的同时，还作为基准帧同步信号输出到其他的各PC机的主机 板的信号输入端，即本实施例中是采用PC1的显示卡的显示通道输出的帧同步信号作为基 准帧同步信号，除了 PC1的其他各PC机根据该基准帧同步信号对其显示卡的显示通道的帧 同步信号进行调整。具体的同步显示方式以及帧同步调整的方式与上述实施例一中的相 同，在此不予赘述。 其中，上述说明是以采用PC1的显示卡的显示通道的帧同步信号作为基准帧同步 信号为例来进行说明，这种说明仅仅是示例性的说明，实际上，也可以是选用其他的PC机 的显示卡的显示通道的帧同步信号作为基准帧同步信号。 此外，对于某些显示卡而言，例如GPU显示卡，其一般具有两个显示通道，因此，在 具有某些显示卡具有多个显示通道的情况下，或者是所有的显示卡都位于同一个PC机的 情况下，可以是采用指定的显示通道的帧同步信号作为基准帧同步信号，并根据该基准帧 同步信号对其他的各显示通道的帧同步信号进行调整。 本实施例中的其他技术特征与上述实施例一中的相同，在此不予赘述。
在上述各实施例的说明中，是以将基准帧同步信号连接到主机板的方式来进行
说明，实际上，在具体实现时，也可以是采用专门设计的同步控制电路来实现，该同步控制
电路包括有产生并输出基准时钟信号的基准时钟产生电路、实现帧同步控制的主控制部分
(称之为帧同步控制电路)、以及一个或一个以上串行接口 (如RS232、RS485和以太网络接
口等)，通过各串行接口分别接到各个PC，其中，该主控制部分可以是由单片机、DSP或FPGA
等来实现控制，基准时钟产生电路产生并输出2个以上的基准时钟信号，且每个基准时钟
信号都是在经过信号驱动后输出，基准帧同步信号和一个以上帧同步信号输入到该同步控
制电路中，其中该基准帧同步信号可以是选自其中一个显示通道输出的帧同步信号。以下
针对这种实施方式下的本发明的同步显示装置的实施例进行说明。 实施例三 参见图4所示，是本发明的同步显示装置实施例三的结构示意图，其是上述采用 专门设计的同步控制电路实现同步控制方式中的最简单的一种方式。 在图示中，以主控制部分为单片机或者FPGA为例来进行说明，基准时钟产生电路 所产生的基准时钟信号clkl、 clk2分别连接到相应的两个显示卡(图中未示出)的时钟 输入端，Vhl表示来自显示通道l的帧同步信号，Vh2表示来自显示通道2的帧同步信号， 把Vhl作为基准帧同步信号，FPGA对Vhl和Vh2进行时间对比，比较二者之间的差异值，并 判断该差异值是否超过了所允许的预设范围，若超过，则把该差异值通过通信接口送到产 生帧同步信号Vh2的显示通道2所对应的PC主机板，该主机板根据该差异值调整该显示通 道2的显示参数，当差异为0或达到允许的预设范围后，把显示参数设置为初始参数，或者 也可以是，主控制部分根据该差异值产生一个调整指令，该主机板根据该调整指令对显示 通道2的显示参数进行调整，使两个显示通道的帧同步信号的差异值达到所允许的预设范 围。 本实施例中的其他技术特征与上述实施例一中的相同，在此不予赘述。
实施例四 参见图5中所示，是本发明的同步显示装置的实施例四的结构示意图，其是在图4 中所示的同步显示装置的基础上的扩展方式。 参见图5所示，更多的显示通道需要同步，具体的控制方式与上述图4中所示的方
式相同基准时钟产生电路所产生的基准时钟信号clkl、 clk2.......clkn分别连接到相
应的显示卡(图中未示出)的时钟输入端，Vhl表示来自显示通道l的帧同步信号，Vh2表
示来自显示通道2的帧同步信号，......，Vhn表示来自显示通道n的帧同步信号，把Vhl
作为基准帧同步信号，FPGA将Vhl分别与Vh2........Vhn进行时间对比，分别判断各自之
间的差异值是否超过了所允许的预设范围，在差异值超过了预设范围的情况下，把各自的 超过了预设范围的差异值分别通过相应的通信接口送到产生该帧同步信号的显示通道所 对应的PC机的主机板，各主机板分别根据所接收到的该差异值调整对应的显示通道的显 示参数，当差异为O或达到允许范围后，把显示参数设置为初始参数，或者也可以是，在差 异值超过了预设范围的情况下主控制部分根据各差异值分别产生调整指令，并将该调整指 令分别发送到相应的显示通道所对应的PC机的主机板，各主机板分别根据所接收到的调 整指令对对应的显示通道的显示参数进行调整，使其与基准帧同步信号的差异值达到所允 许的预设范围。
本实施例中的其他技术特征与上述实施例三中的相同，在此不予赘述。 针对上述实施例三及实施例四中的采用专门设计的同步控制电路来实现同步的
方式，具体的同步过程可以是 至少从两个显示通道提取帧同步信号(具体表现为一台PC机的显示卡的各显示 通道或者为两台PC的显示通道，"提取"意味着可能需要一个电路从捆绑的显示信号，如 DVI中分离出来，具体的实现方式可以是采用现有技术中已有的方式)分别传输给同步控 制电路，基准时钟产生电路产生的基准时钟信号分别连接到各个显卡的时钟输入端，同步 控制电路与PC之间有通信连接； 同步控制电路中的主控制部分接收到这些帧同步信号后，选择或指定一个显示通 道的帧同步信号作为基准帧同步信号，对该基准帧同步信号和其他各显示通道的帧同步到 达时间进行测量，得到各显示通道的帧同步到达时间与基准帧同步到达时间之间的偏差， 判断该偏差值是否超过了所允许的预设范围，并向偏差值超过了允许的预设范围的显示通 道所对应的显示卡发出调整控制指令或者发出该偏差值； 相应的显示卡收到调整控制指令或者发出偏差值后，对其相应的显示通道的显示 参数进行调整，以使各显示通道的帧同步到达时间基本一致。 上述帧同步后的显示信号可以直接输出到显示单元或者显示器进行显示，也可以
是连接到信号分割电路，对显示信号进行分割后再进行输出实现拼接显示，具体的实现方
式可以是与申请号为200810029953. 5的专利申请中所公开的方式相同，在此不予赘述。 此外，在上述实施例三、实施例四中的方案中，是将所提取的某个显示通道的帧同
步信号作为基准帧同步信号，在帧同步控制电路比较其他的各显示卡的显示通道的帧同步
信号与该基准帧同步信号之间的差异值后，判断该差异值是否超过了所允许的预设范围，
若超过，则相应的各主机板根据该差异值调整对应的显示卡的显示通道的帧同步信号。实
际上，在实现时，也可以是由该帧同步控制电路产生一个基准帧同步信号，并判断该基准帧
同步信号与各显示卡的显示通道的帧同步信号之间的差异值，判断该差异值是否超过了所
允许的预设范围，若超过，则相应的主机板根据对应的差异值对对应的显示卡的显示通道
的帧同步信号进行调整，具体的调整方式与上述实施例三、四中的方式相同，在此不予赘述。 此外，上述各显示卡，可以是均插入连接到同一个主机板上，也可以是分别插入连 接到不同的主机板上，或者是其中某几个主机板上插入连接有两个以上的显示卡，具体的 帧同步调整方式与上述各实施例中的相同，在此不予赘述。 根据上述本发明的同步显示装置，还可以提供一种同步显示方法，具体的同步方 式与以上阐述中的方式相同，在此不予赘述。 由于同步显示的处理既可以应用在叠加显示的处理中，也可以是应用在拼接显示 的处理中，因此，根据上述本发明的同步显示装置，本发明还可以提供一种叠加显示系统、 一种拼接显示系统以及叠加和拼接相结合的系统，其中 该叠加显示系统，包括有叠加处理单元以及显示单元，还包括如上所述的本发明 的同步显示装置，其中，该叠加处理单元与各显示卡相连接，该叠加处理单元与所述显示单 元相连接，各显示卡的帧同步处理后的信号经过叠加处理单元进行叠加处理后，输出到显 示单元进行显示；
该拼接显示系统，包括有由拼接单元拼接而成的拼接墙，还包括如上所述的本发
明的同步显示装置，其中，各所述显示卡分别与所述拼接墙中的至少一个拼接单元对应连
接，各显示卡的帧同步处理后的信号分别输出到对应的拼接单元上进行显示。 以上所述的本发明实施方式，仅是针对其中几个具体实施例的详细说明，并不构
成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改
进等，均应包含在本发明的权利要求保护范围之内。
权利要求
一种同步显示装置，其特征在于，包括同步控制电路，一个以上的主机板、以及两个以上的显示卡，任意一个主机板上插入连接有至少一个显示卡，所述同步控制电路包括帧同步控制电路、基准时钟产生电路，所述帧同步控制电路的信号输出端与各所述主机板的信号输入端相连接，所述基准时钟产生电路的信号输出端与各所述显示卡的时钟信号输入端相连接，所述帧同步控制电路产生基准帧同步信号或者是将预设显示卡的显示通道的帧同步信号作为基准帧同步信号，各所述主机板根据所述基准帧同步信号调整对应的各显示卡的显示通道的帧同步信号。
2. —种同步显示装置，其特征在于，包括同步控制电路，一个以上的主机板、以及两 个以上的显示卡，任意一个主机板上插入连接有至少一个显示卡，所述同步控制电路包括 帧同步控制电路、基准时钟产生电路，所述帧同步控制电路的信号输出端与各所述主机板 的信号输入端相连接，所述基准时钟产生电路的信号输出端与各所述显示卡的时钟信号输 入端相连接，各所述显示卡的显示信号输出端与所述帧同步控制电路相连接，所述帧同步 控制电路产生基准帧同步信号或者是将预设显示卡的显示通道的帧同步信号作为基准帧 同步信号，判断各显示卡的显示通道的帧同步信号与所述基准帧同步信号的偏差范围，各 所述显示卡根据对应的各显示通道的所述偏差范围调整相应的各示通道的帧同步信号。
3. 根据权利要求1或2所述的同步显示装置，其特征在于 还包括连接于所述时钟同步控制电路与各所述显示卡之间的倍频器； 和/或所述显示卡为GPU显示卡； 和/或所述帧同步控制信号通过DSR、或者DTR、或者RI、或者CTS、或者RTS信号从所述帧同 步控制电路传输给所述主机板。
4. 根据权利要求1或2所述的同步显示装置，其特征在于所述主机板的个数为1个，所述主机板与各所述显示卡位于同一个PC机上；或者所述主机板的个数为至少2个，各主机板分别位于一个PC机上，各PC机中包括有与所 述主机板插入连接的至少一个所述显示卡。
5. 根据权利要求3所述的同步显示装置，其特征在于所述主机板的个数为1个，所述主机板与各所述显示卡位于同一个PC机上；或者所述主机板的个数为至少2个，各主机板分别位于一个PC机上，各PC机中包括有与所述主机板相连接的至少一个所述显示卡。
6. —种叠加显示系统，其特征在于，包括显示单元、叠加处理单元，还包括如权利要求 1至5任意一项所述的同步显示装置，各所述显示卡与所述叠加处理单元相连接，所述叠加 处理单元与所述显示单元相连接。
7. —种拼接显示系统，其特征在于，包括拼接墙，还包括如权利要求1至5任意一项所 述的同步显示装置，各所述显示卡分别与所述拼接墙中的至少一个拼接单元对应连接。
8. —种同步显示装置的同步显示方法，所述同步显示装置包括同步控制电路、一个 以上的主机板、以及两个以上的显示卡，任意一个主机板上插入连接有至少一个显示卡，所述同步控制电路包括帧同步控制电路、基准时钟产生电路，所述帧同步控制电路的信号输 出端与各所述主机板的信号输入端相连接，所述基准时钟产生电路的信号输出端与各所述 显示卡的时钟信号输入端相连接，所述同步显示方法包括步骤各主机板根据所述帧同步控制电路的基准帧同步信号对对应的各显示卡的显示通道 的帧同步信号进行同步调整。
9. 根据权利要求8所述的同步显示方法，其特征在于，所述同步调整的方式包括检测 所述帧同步控制电路的基准帧同步信号，在检测到所述基准帧同步信号预设时间段后，初 始化各显示卡的显示部件。
10. 根据权利要求8或9所述的同步显示方法，其特征在于，还包括步骤对从所述时 钟同步电路输出的时钟同步信号进行倍频处理，倍频处理后的时钟同步信号送入所述显示 卡的时钟信号输入端。
全文摘要
同步显示装置及同步显示方法，该装置包括同步控制电路、一个以上的主机板、两个以上的显示卡，任意一个主机板插入连接有至少一个显示卡，同步控制电路包括帧同步控制电路、基准时钟产生电路，帧同步控制电路的信号输出端与各主机板的信号输入端连接，基准时钟产生电路的信号输出端与各显示卡的时钟信号输入端连接，帧同步控制电路产生基准帧同步信号或将预设显示卡的显示通道的帧同步信号作为基准帧同步信号，各主机板根据基准帧同步信号调整对应显示卡的显示通道的帧同步信号。本发明采用相同的基准帧同步信号和基准时钟信号共同完成显示同步，不会产生时钟误差，各帧同步信号之间也不会产生累积误差，提高了显示信号之间同步的准确性和持续性。
文档编号G06F3/14GK101763840SQ20091004230
公开日2010年6月30日 申请日期2009年8月31日 优先权日2009年8月31日
发明者卢如西, 赖强 申请人:广东威创视讯科技股份有限公司