半导体集成电路的制作方法

文档序号:6579579阅读:194来源:国知局
专利名称:半导体集成电路的制作方法
技术领域
本发明涉及一种半导体集成电路,并且更具体地,涉及一种减少 功能块的功率消耗的半导体集成电路。
背景技术
在日本专利特开No.2004-192296中描述了与电源控制有关的技术。
在日本专利特开No.2004-192296中描述的功率消耗控制电路通常 根据功能宏的内部状态控制到功能宏的电源,即停止电源或者改变电 源电压。具体地,功率消耗控制电路从功能宏接收表示功能宏的内部
状态的信号。当信号指示空闲状态时,功率消耗控制电路停止到功能 宏的电源。当信号指示存储器访问状态等等时,功率消耗控制电路将 被提供给功能宏的电压设置为预定的电压值。
这使得能够减少功率消耗同时以必要的和充分的方式确保功能宏 的操作性能。
但是,使用日本专利特开No.2004-192296中描述的技术,内部状 态监测单元需要始终监测功能宏的内部状态并且将功能宏的内部状态 与被存储在寄存器中的信息进行比较,该信息指示当功能宏达到给定 的内部状态时需要执行什么类型的控制。尽管日本专利特开 No.2004-192296描述了由诸如内部状态监测单元的预定的功能块执行 监测和电源控制,但是没有提到实际的半导体集成电路如何具体地实 施监测和控制。鉴于日本专利特开No.2004-192296中的描述,认为当 控制由半导体集成电路执行时由软件实施该控制。在这样的情况下,可想而知,由CPU (中央处理单元)具体地监测功能宏。即,CPU定
期读取寄存器的值并且进行比较以了解功能宏的内部状态以及当功能 宏达到特定的内部状态时需要的控制的类型,其中寄存器存储关于功 能宏的内部状态和控制详情之间的对应关系的信息。为此,然而,需
要将中断信号定期输入CPU。 CPU也执行其它的处理。因此,每次输
入中断信号时应优先执行的处理被中断。在这样的情况下,需要更多
的时间完成CPU的主要处理,导致增加功率消耗。因此,在日本专利 特幵No.2004-192296中描述的技术具有有待解决的技术问题即,半 导体集成电路不能有效地控制电源。
作为参考示例,日本专利特开No.2006-237189描述了一种半导体 装置,其中功能宏基于由功能宏管理的电源的状态确定从电源控制电 路接收到的控制请求是否要求停止电源。

发明内容
根据本发明的一个方面的半导体集成电路包括开关,该开关控 制是否将源电压提供给被耦合到所述开关的对象(object);功能宏, 所述功能宏被耦合到所述开关以基于经由所述开关提供的所述源电压 执行预定的指令;中央处理单元,所述中央处理单元与所述功能宏分 离,执行预定的指令并且输出信号;以及电源控制电路,所述电源控 制电路与所述中央处理单元分离,并且响应于所述信号控制所述开关。
艮P,根据本发明,由于与中央处理单元分离地安装的电源控制电 路响应于由CPU输出的第一信号控制第一开关并且第一幵关控制到功 能宏的源电压供给,所以与传统的技术不同,中央处理单元不需要控 制功能宏的状态。因此,中央处理单元能够在不接收用于电源控制的 定期中断信号的情况下执行主要的处理。因此,本发明能够有效地控 制电源而不阻碍中央处理单元的操作。
本发明能够有效地控制到半导体集成电路中的功能宏的电源。


结合附图,根据某些优选实施例的以下描述,本发明的以上和其 它目的、优点和特征将更加明显,其中
图1是示出从本发明的电源控制电路的应用导致的半导体芯片的 第 一 实施例的示例性构造的框图2是示出根据第一实施例的隔离电路的示例性构造的框图3是示出根据本发明的第一实施例的电源关闭操作的示例的流
程图4是示出根据本发明的第一实施例的电源接通操作的示例的流
程图5是示出从本发明的电源控制电路的应用导致的半导体芯片的 第二实施例的示例性构造的框图6是示出根据本发明的第二实施例的电源关闭操作的示例的流 程图;以及
图7是示出根据本发明的第二实施例的电源接通操作的示例的流 程图。
具体实施例方式
现在在这里将会参考示意性实施例描述本发明。本领域的技术人 员将会理解能够使用本发明的教导完成许多替代的实施例并且本发明 不限于为解释性目的而示出的实施例。
将会参考图1至图7描述根据本发明的电源控制电路以及由电源 控制电路的应用导致的半导体芯片的第一和第二实施例,其中将会用 相同的附图标记表示相同的组件并且将会根据为了清楚的要求而省略 重复的描述。
根据图1中所示的本实施例的半导体芯片1包括CPU (中央处理争元)10和图像处理宏20、诸如MOS (金属氧化物半导体)开关30—1 至30_2的第一和第二开关、以及电源控制电路40,其中CPU10和图 像处理宏20是功能宏的示例并且电源控制电路40是与CPU 10分离地 安装的硬件。第一和第二开关执行切换以分别将源电压Vp提供给CPU 10和图像处理宏20或者切断到CPU 10和图像处理宏20的源电压Vp。 响应于分别表示CPU 10和图像处理宏20的空闲状态的空闲信号Sil 和Si2,电源控制电路40分别生成允许(指示)CPU10和图像处理宏 20被复位的复位信号Srl和Sr2,还生成分别用于MOS开关30—1和 30—2的控制信号Scsl和Scs2。顺便说明,在下文中,可以用30统一 地表示MOS开关30_1和30—2,用Sr表示复位信号Srl和Sr2,用Scs 表示控制信号Scsl和Scs2,并且用Si表示空闲信号Sil和Si2。此外, 空闲信号Sil是由CPU IO输出的第一信号的示例而空闲信号Si2是由 图像处理宏20输出的第二信号的示例。第一信号的其它可能的示例包 .括由根据稍后描述的其它实施例的CPU IO输出的复位请求信号和取消 复位请求信号。第二信号的其它可能的示例包括由图像处理宏20输出 至CPU10的中断信号Sint。
例如,假定从被安装在半导体芯片1的外部的电源IC (未示出) 提供源电压。
传统上,由于半导体芯片中的布局限制(例如,满足电压供给要 求的MOS开关在尺寸上较大)导致MOS开关很少被安装在半导体芯 片上。但是,最近的小型化已经逐渐地使得能够将MOS开关安装在半 导体芯片上。
半导体芯片1还包括隔离电路50一1和50_2,该隔离电路50j和 50_2基于从电源控制电路40输出的隔离控制信号Scil和Sci2分别固 定CPU10和图像处理宏20的输入/输出信号电平;振荡器60,该振荡 器60为CPU 10和图像处理宏20生成操作时钟CLK;以及存储器70, 该存储器70用于CPU 10和图像处理宏20之间的通信,其中在下文中可以用50统一地表示隔离电路50—1和50—2,并且用Sci表示隔离控 制信号Scil和Sci2。
图2示出隔离电路50的具体的示例性构造。在本示例中,隔离电 路50具有两个与(AND)电路51和52。来自于被接通(被提供有源 电压Vp)的功能宏(例如,图1中的CPU)的输出信号被输入在与电 路51的一个输入端子中而隔离控制信号Sci被输入在另一个输入端子 中。因此,当隔离控制信号Sci是逻辑零(Sci-O)时,被关断(没有 被提供有源电压Vp)的功能宏(例如,图2中的图像处理宏)的输入 信号电平被恒定地固定在非有效的逻辑电平,例如,被固定在"0"。 作为示例,当处于非有效的逻辑状态时通常中断信号是"0"。另一方 面,当隔离控制信号Sci是逻辑1 (Sci=l)时,被关断的功能宏的输入 信号电平与被接通的功能宏的输出信号电平一致。来自于被关断的功 能宏(例如,图l中的图像处理宏)的输出信号被输入在与电路52的 一个输入端子中而隔离控制信号Sci被输入在另一个输入端子中。因 此,当隔离控制信号Sci是逻辑零(Sci-0)时,从被关断的功能宏到 被接通的功能宏(例如,图1中的CPU)的输出信号电平被恒定地固 定在非有效的逻辑电平,例如,被固定在"0"。另一方面,当隔离控 制信号Sci是逻辑1 (Sci-1)时,被关断的功能宏的输出信号电平变得 不确定。当输出信号的电势变得不确定时,输出信号变高或者变低, 但是不清楚输出信号是变高还是变低。在这样的情况下,如果输出信 号例如是到功能宏的中断信号,那么中断信号可能在未预计的时序被 激活,引起诸如操作问题的问题。因此,通过将隔离控制信号Sci设置 为逻辑零,能够防止要被停止提供有源电压Vp的功能宏的故障和对其 它功能宏的不良影响。
返回到图l,电源控制电路40包括时钟分频器41,该时钟分频器 41将从振荡器60中输出的时钟CLK划分为适于CPU 10和图像处理宏 20的操作的时钟频率;检测器42,该检测器42检测空闲信号Si;控 制信息寄存器43,该控制信息寄存器43存储各种控制信息CI;以及控制单元44,该控制单元44在通过检测器42检测到空闲信号Si时基 于控制信息CI生成复位信号Sr、开关控制信号Scs、以及隔离控制信 号Sci,并且为时钟分频器41生成控制信号Sccl和Scc2 (在下文中可 以统一用Scc表示)。
时钟控制信号Sccl指示时钟分频器41开始或者停止到CPU 10 的时钟输出。类似地,时钟控制信号Scc2指示时钟分频器41开始或者 停止到图像处理宏20的时钟输出。
CPU 10包括复位端子11,其中复位信号Srl被输入;时钟端子 12,其中分频时钟CLK被输入;指令解码器13,该指令解码器13通 过从存储器70中逐个地读取指令INS解码各种指令INS; FIFO (先入 先出)缓冲器14,该FIFO (先入先出)缓冲器14存储由指令解码器 13解码的指令INS;执行单元15,该执行单元15通过从缓冲器14中 逐个地读取指令INS来执行指令INS;以及控制器16,该控制器16在 接收当FIFO缓冲器14不包含要由执行单元15执行的任何指令INS时 由执行单元15输出的空闲通知Ni时,生成空闲信号Sil,将用于图像 处理宏20的图像处理指令INSimg写入存储器70,并且等待来自图像 处理宏20的指示图像处理的完成的中断信号Sint。
图像处理宏20包括复位端子21,其中复位信号Sr2被输入;时钟 端子22,其中分频时钟CLK被输入;指令读取单元23,该指令读取 单元23从存储器70中读取图像处理指令INSimg; FIFO缓冲器24, 该FIFO缓冲器24存储由读取单元23读取的图像处理指令INSimg; 执行单元25,该执行单元25从缓冲器24中读取图像处理指令INSimg, 从存储器70中读取相应的处理数据Dp,从处理数据Dp生成图像数据 Dimg,并且将图像数据Dimg写回存储器70中;以及控制器26,该控 制器26不断地监测FIFO缓冲器24的写入指针WP和读取指针RP, 并且当两个指针匹配(即,当FIFO缓冲器24不包含要被执行的任何 图像处理指令INSimg)时生成空闲信号Si2和中断信号Sint。在以上示例中,假定CPU 10和图像处理宏20以互斥的方式进行 操作。空闲信号Sil表示CPU 10处于空闲状态。类似地,空闲信号Si2 表示图像处理宏20处于空闲状态。顺便说明,CPU IO和图像处理宏 20不总是以互斥的方式进行操作,并且可以同时进行操作。这是因为 CPU 10也执行除了与图像处理宏20有关的处理之外的处理。
当CPU IO和图像处理宏20以互斥的方式进行操作时,中断信号 Sint和空闲信号Si2基本上等价,并因此图像处理宏20中的控制器26 可以将中断信号Sint直接给予电源控制电路40中的检测器42来代替 空闲信号Si2。在这样的情况下,控制单元能够响应于中断信号Sint生 成复位信号Sr、开关控制信号Scs、隔离控制信号Sci、以及时钟控制 信号Scc。而且,CPU 10中的控制器16在解码之后将图像处理指令 INSimg写入存储器70中。在这样的情况下,指令解码器能够被安装在 图像处理宏20中来代替指令读取单元23。
当经由复位端子11输入复位信号Srl时,CPU IO初始化程序计 数器(未示出)等等。另一方面,当经由复位端子21输入复位信号Sr2 时,图像处理宏20初始化写入指针WP和读取指针RP等等。
接下来,将会描述本实施例的操作。首先,将会假定CPU10和图 像处理宏20以互斥的方式进行操作来进行描述。在这里,将会参考图 3描述停止将源电压提供给功能宏的操作(在下文中被称为电源关闭操 作)。然后,将会参考图4描述开始(重新开始)将源电压提供给功 能宏的操作(在下文中被称为电源接通操作)。
让我们以停止将源电压Vp提供给图1中所示的CPU IO的处理为 示例。如图3中所示,首先,电源控制电路40中的检测器42从等待 中断信号Sint的CPU 10接收空闲信号Sil并且将该空闲信号Sil传输至控制单元44 (步骤S1),其中空闲信号Sil是第一信号的示例。然 后,控制单元44将复位信号Srl给予CPU 10的复位端子ll(步骤S2)。 在接收了复位信号Srl时,CPU 10初始化程序计数器等等,如上所述。
接下来,控制单元44给予时钟分频器41时钟控制信号Sccl,指 示时钟分频器41停止到CPU10的时钟输出(步骤S3)。在接收了时 钟控制信号Sccl时,时钟分频器41停止到CPU 10的时钟输出。
控制单元44将隔离控制信号Scil= "0"给予为CPU 10提供的隔 离电路50一1 (步骤S4)。因此,CPU 10的输入和输出信号电平被固 定为"0"。这防止不确定的信号电平的信号被输入到CPU IO或者从 CPU IO输出。
最后,控制单元44将开关控制信号Scsl给予为CPU 10提供的 MOS开关30—1,指示MOS开关30—1切断源电压Vp (步骤S5)。在 接收了开关控制信号Scsl时,MOS开关30_1变为关断(变成非导电), 停止将源电压Vp提供给CPU 10。己经描述了下述情况,其中电源控 制电路40响应于由CPU 10输出的第一信号切断到CPU 10的电源。类 似地,图像处理宏20能够输出诸如空闲信号Si2的第二信号并且电源 控制电路40能够响应于第二信号切断到图像处理宏20的电源。
如图4中所示,当从CPU 10接收到空闲信号Sil时(步骤Sll), 控制单元44将开关控制信号Scs2给予为图像处理宏20提供的MOS 开关30一2,指示MOS开关30—2开始提供源电压Vp (步骤S12),其 中空闲信号Sil是第一信号的示例。在接收了开关控制信号Scs2时, MOS开关30一2变为接通(变成导电),开始将源电压Vp提供给图像 处理宏20。
接下来,控制单元44给予时钟分频器41时钟控制信号Scc2,指示时钟分频器41开始到图像处理宏20的时钟输出(步骤S13)。在接 收了时钟控制信号Scc2时,时钟分频器41开始到图像处理宏20的时 钟输出。
然后,控制单元44停止将复位信号Sr2输出至图像处理宏20的 复位端子21 (步骤S14)。因此,图像处理宏20被从复位状态释放并 且被使得能够生成图像数据Dimg(诸如上述)并且输出空闲信号Si2和 中断信号Sint。
最后,控制单元44将隔离控制信号Sci2-"l"给予为图像处理宏 20提供的隔离电路50_2 (步骤S15)。因此,图像处理宏20的输入和 输出信号电平被设置为适于图像处理宏20的操作。已经描述了下述情 况,其中CPU lO输出空闲信号Sil并且电源控制电路40响应于空闲 信号Sil重新开始到图像处理宏20的电源。类似地,图像处理宏20 能够输出空闲信号Si2并且电源控制电路40能够响应于空闲信号Si2 重新开始到CPU10的电源。
在这里描述的示例中,CPU i0和图像处理宏20以互斥的方式(但 是并不是说CPU 10和图像处理宏20始终以互斥的方式进行操作)顺 序地重复接通和关闭电源。因此,CPU输出空闲信号Sil (其是第一信 号的示例),并且响应于空闲信号Sil,电源控制电路40通过控制用 于将源电压提供给CPU的开关切断到CPU的电源并且通过控制用于图 像处理宏的开关重新开始提供到图像处理宏20的电源。而且,图像处 理宏输出空闲信号Si2 (其是由图像处理宏输出的第二信号的示例), 并且响应于空闲信号Si2,电源控制电路40通过控制用于图像处理宏 20的开关停止到图像处理宏20的电源并且通过控制用于CPU的开关 重新开始将电源提供到CPU。重复以上处理。根据本实施例,是与CPU 10分离地安装的硬件的电源控制电路40控制到CPU 10和图像处理宏 20的电源。这使得能够在没有通过在CPU 10中输入中断信号来中断由 CPU IO执行的处理的情况下迅速控制电源。已经在上面描述了当CPU 10和图像处理宏20以互斥的方式进行 操作时执行的控制,但是本发明不限于此。在下面将会描述其中CPU 10 和图像处理宏20不是以互斥的方式进行操作的示例。
在这样的情况下,不同于上述实施例,电源控制电路40不能响应 于空闲信号Sil或者Si2对CPU 10和图像处理宏20执行电源控制。这 是因为,例如,即使必须接通电源以重新开始到图像处理宏20的电源, CPU 10也没有必要输出空闲信号Sil。 CPU 10可以从事其它的处理。
因此,当CPU 10和图像处理宏20没有以互斥的方式进行操作时, 包含在图1中所示的CPU IO中的控制器16经由隔离电路50一1将复位 请求信号或者取消复位请求信号输出至电源控制电路40的检测器42, 其中复位请求信号发出请求以复位图像处理宏20并且取消复位请求信 号发出请求以取消复位图像处理宏20。当电源被提供给图像处理宏20 时,如果CPU 10想复位图像处理宏20那么通常从CPU 10将复位请求 信号输出至电源控制电路40的检测器42。另一方面,当电源被提供给 图像处理宏20时如果CPU 10想要取消复位图像处理宏20那么从CPU 10将取消复位请求信号输出至电源控制电路40的检测器42。
因此,表示是否也对图像处理宏20执行电源控制的位被添加至复 位请求信号和取消复位请求信号。电源控制电路40具有寄存器,通过 检测器42从复位请求信号和取消复位请求信号将位写入所述寄存器。 通过参考寄存器的内容,电源控制电路40的控制单元44确定是否简 单地执行或者取消复位或者同样控制电源。当通常执行或者取消复位 时,控制单元44参考由被添加的位表示的信息,识别复位请求信号或 者取消复位请求信号请求对于图像处理宏20执行复位或者取消复位, 但是没有请求电源控制。当通过检测器42从CPU IO接收复位请求信 号或者取消复位请求信号时,电源控制电路40将有效逻辑或者无效逻 辑复位信号从控制单元44输出至图像处理宏20的复位端子21,但是不对图像处理宏20执行电源控制,即,不控制MOS开关3(L2。
另一方面,当CPU 10和图像处理宏20都被提供有电源时,如果 CPU 10想要停止到图像处理宏20的电源,那么CPU 10将复位请求信 号输出至电源控制电路40的检测器42。当控制单元44参考寄存器确 定控制单元44被请求切断到图像处理宏20的电源以及复位图像处理 宏20时,电源控制电路40如上所述地执行图3中所示的用于图像处 理宏20的电源关闭流程。然而,在这样的情况下,图3中的Sl被更 改为确定是否已经接收到复位请求信号。
当CPU10被提供有电源时,为了切断到CPU10的电源,例如, 如上所述,可想而知的是CPU IO进入空闲状态并且输出空闲信号Sil 并且电源控制电路40响应于空闲信号Sil执行用于CPU 10的电源关 闭流程。另一方面,当图像处理宏20被提供有源电压,但是CPU 10 没有被提供有源电压时,为了切断到图像处理宏20的电源,如上所述, 可想而知的是电源控制电路40响应于由图像处理宏20输出的空闲信 号Si2执行用于图像处理宏20的电源关闭流程。
接下来,将会描述电源接通流程。首先,让我们考虑下述情况, 其中当CPU IO被提供有电源,但是图像处理宏20没有被提供有电源 时,重新开始到图像处理宏20的电源。在这样的情况下,CPU10将取 消复位请求信号输出至电源控制电路40的检测器42。如果当检测器 42接收取消复位请求信号时,取消复位请求信号还请求重新开始到图 像处理宏20的电源,那么电源控制电路40根据图4中所示的流程响 应于取消复位请求信号重新开始将电源提供给图像处理宏20。在这样 的情况下,图4中的Sll被更改为确定是否已经接收到取消复位请求 信号。顺便说明,控制单元44与上述示例中一样参考寄存器。
另一方面,当CPU 10和图像处理宏20都没有被提供有电源时, 为了重新开始到CPU 10的电源,从半导体集成电路外部将中断信号输入在CPU10中。在这样的情况下,例如,响应于来自于键盘的键击中 断信号被输入在CPU 10中。中断信号也被输入在电源控制电路40的 检测器42中。当检测器42检测外部中断信号时,电源控制电路40如 图4中所描述的执行用于CPU 10的电源接通流程。在这样的情况下, 图4中的Sll被更改为确定是否已经接收到外部中断信号。
接下来,让我们考虑下述情况,其中CPU IO没有被提供有电源, 但是图像处理宏20被提供有电源。在这样的情况下,使用是由图像处 理宏20输出的第二信号的示例的中断信号以重新开始到CPU 10的电 源。由图像处理宏20输出的中断信号Sint也被输入在电源控制电路40 的检测器42中。当检测器42检测中断信号Sint时,电源控制电路40 执行在图4中所描述的电源接通流程。在这样的情况下,图4中的S11 被更改为确定是否已经接收到中断信号Sint。顺便说明,图像处理宏 20不将复位请求信号或者取消复位请求信号输出至CPU 10。
如从上述示例中可以看出的,与CPU IO分离地安装的电源控制电 路40响应于从CPU IO输出的第一信号控制到功能宏的电源。因此, 由于CPU 10不需要定期接收中断信号以监测其它的功能宏,所以有效 地执行电源控制。此外,电源控制电路40还响应于从图像处理宏20 输出的第二信号控制到CPU 10的电源。
接下来,将会参考图5至图7描述第二实施例。在下面的描述中, 假定CPU 10和图像处理宏20以互斥的方式进行操作。但是,与第一 实施例的情况一样,当CPU 10和图像处理宏20不以互斥的方式进行 操作时第二实施例也适用。
根据图5中所示的本实施例的半导体芯片la不同于根据第一实施 例的半导体芯片1,不同之处在于分别为CPU 10的组件13至16提供 了MOS开关30 13至30 16和隔离电路50 13至50 16并且提供电源控制电路40a以对MOS开关30—13至30_16和隔离电路50—1至50—2 执行控制以及执行与图1中所示的电源控制电路40相同的控制。本实 施例解决了日本专利特开No.2004-192296的问题(上述)即,由电 源的突然停止引起的源电压中的负载变化的问题和由在电源的启动时 产生的浪涌电流导致的源电压中的下降的问题。
而且,与第一实施例中的情况相同,半导体芯片la包括CPU 10 和图像处理宏20。
而且,电源控制电路40a包括控制寄存器43a和控制单元44a代 替图1中所示的控制信息寄存器43和控制单元44。除了第一实施例中 示出的信息之外,被存储在控制寄存器43a中的控制信息CIa还包括关 于用于MOS开关30_13至30—16的控制时间间隔和控制顺序的信息。 而且,除了第一实施例中示出的信号之外,控制单元44a还发送用于 MOS开关30—13至30—16的控制信号Scsl3至Scsl6、用于隔离电路 50—1至50—2的控制信号Scil3至Scil6、以及用于时钟分频器41的时 钟控制信号Sccl和Scc2并且接收来自于CPU 10和图像处理宏20的 空闲信号。
顺便说明,尽管作为示例仅为图5中的CPU IO提供了多个MOS 开关和隔离电路,但是也可以为图像处理宏20提供多个MOS开关和 隔离电路。即使在这样的情况下下面的描述同样地适用。
现在,将会描述本实施例的操作。首先,将会参考图6描述CPU 10 的电源关闭操作。然后,将会参考图7描述CPU10的电源接通操作。 没有为图5中的图像处理宏20提供多个MOS开关。因此,图像处理 宏20的电源接通和关闭操作与图3和图4中的相同,并从而将会省略 了对其的描述。)和停止之间的时间间隔(在下文中可以被简单地称为时间) Te (步骤S25)。在本示例中,电源停止顺序m[j]中的参考号(index) j被设置为"4"(其等于MOS开关30—13至30_16的总数)并且阵列 元素m[l]至m[4]中的每一个被根据指令解码器13、 FIFO缓冲器14、 执行单元15、以及控制器16的负载容量设置为例如"13"至"16"中 的任何一个。然而,电源停止顺序被表示为阵列形式仅用于示例,并 且可以以任何各种形式来表示电源停止顺序。而且,例如,时间Te被 设置为l微秒。
例如,如果阵列元素m[l]包括"16"(控制器),那么控制单元 44a将开关控制信号Scsl6给予MOS开关30—16,指示MOS开关30—16切断源电压Vp (步骤S26)。在接收了控制信号Scsl6时,MOS开关 30—16变为关断,停止将源电压Vp提供给控制器16。
然后,控制单元44a等待直到时间Te流逝(步骤S27)。在时间 Te流逝之后,控制单元44a确定参考号j是否表示最后的阵列元素(即, "4")(步骤S28)。由于现在J-"1",所以控制单元44a以"1" 递增参考号j (步骤S29)并且返回到步骤S26。
接下来,控制单元44a根据电源停止顺序m[2]至m[4]的设置值以 时间间隔Te顺序地关断MOS开关30_13至30—15,并从而顺次停止将 源电压Vp提供给指令解码器13、 FIFO缓冲器14、以及执行单元15。
这能够防止源电压Vp中的负载变化(即,由于CPU10的负载容 量的下降导致源电压Vp的增加)。
如图7中所示,当从图像处理宏20接收到空闲信号Si2(步骤S31) 时,控制单元44a确定必须开始将源电压Vp提供给CPU 10,与第一 实施例中的情况相同。然后,控制单元44a从控制信息CIa获取源电压 Vp被开始提供给MOS开关30_13至30—16的顺序(在下文中被称为 电源开始顺序n[k])和开始之间的时间间隔Ts (步骤S32)。电源开 始顺序n[k]和时间Ts可以分别被设置为与电源停止顺序m[j]和时间Te (上述)相同的值,或者不同于电源停止顺序m[j]和时间Te (上述) 的值。
随后,控制单元44a重复图7中所示的步骤S32至S36,以时间 间隔Ts顺序地接通MOS开关30_13至30—16,并从而顺次开始将源电 压Vp提供给指令解码器13、 FIFO缓冲器14、执行单元15以及控制 器16。这使得能够避免由于进入CPU 10的浪涌电流导致内部电路的破
坏并防止由于由浪涌电流引起的源电压Vp中的下降导致对其它功能
宏的不良影响。
接下来,控制单元44a给予时钟分频器41时钟控制信号Sccl,指示时钟分频器41开始到CPU 10的时钟输出(步骤S37)。在接收了时钟控制信号Sccl时,时钟分频器41开始到CPU 10的时钟输出。
然后,控制单元44a停止将复位信号Srl输出至CPU 10的复位端子ll (步骤S38)。因此,CPU IO被从复位状态释放并且被使得能够执行指令INS (上述)。
最后,控制单元44a将隔离控制信号Scil3至Scil6给予隔离电路50_13至50—16 (步骤S39),其中被设置在"1"的信号表示信号电平没有被固定。因此,指令解码器13、 FIFO缓冲器14、执行单元15、以及控制器16的输入和输出信号电平被设置为适于它们的操作。
应注意的是,本发明不限于上述示例性实施例,并且在不脱离如随附的权利要求所限定的本发明的精神和范围的情况下本领域的技术人员可以做出各种变化和修改。
显然的是,本发明不限于上述实施例,但是可以在不脱离本发明的范围和精神的情况下进行修改和变化。
权利要求
1.一种半导体集成电路,包括开关,所述开关控制是否将源电压提供给被耦合到所述开关的对象;功能宏,所述功能宏被耦合到所述开关以基于经由所述开关提供的所述源电压执行预定指令;中央处理单元,所述中央处理单元与所述功能宏分离,执行预定指令并且输出信号;以及电源控制电路,所述电源控制电路与所述中央处理单元分离,并且响应于所述信号控制所述开关。
2. 根据权利要求l所述的半导体集成电路,其中所述开关是第一开关并且所述信号是第一信号, -所述半导体集成电路进一步包括第二开关,所述第二开关与所述第一开关分离并且控制是否将所述源电压提供给被耦合到所述第二开关的对象,其中所述中央处理单元被耦合到所述第二开关以基于经由所述第二开关提供的所述源电压执行预定指令;其中所述功能宏输出第二信号;其中所述电源控制电路响应于所述第二信号控制所述第二开关。
3. 根据权利要求2所述的半导体集成电路,其中所述电源控制电路响应于所述第一信号控制所述第二开关。
4. 根据权利要求3所述的半导体集成电路,其中所述电源控制电路响应于所述第二信号控制所述第一开关。
5. 根据权利要求2所述的半导体集成电路,其中所述第一信号是表示所述中央处理单元请求复位所述功能宏的复位请求信号。
6. 根据权利要求5所述的半导体集成电路,其中所述电源控制电路响应于所述复位请求信号控制所述第一开关使得所述源电压不被提供给所述功能宏。
7. 根据权利要求2所述的半导体集成电路,其中所述第一信号是表示所述中央处理单元请求取消复位所述功能宏的取消复位请求信号。
8. 根据权利要求7所述的半导体集成电路,其中所述电源控制电路响应于所述取消复位请求信号控制所述第一开关使得所述源电压被提供给所述功能宏。
9. 根据权利要求2所述的半,导体集成电路,其中所述第一信号是表示没有指令要被中央处理单元执行的第一空闲信号;并且所述电源控制电路响应于所述第一空闲信号控制所述第二开关使得所述源电压不被提供给所述中央处理单元。
10. 根据权利要求9所述的半导体集成电路,其中当所述中央处理单元输出所述第一空闲信号时所述源电压不被提供给所述功能宏;并且所述电源控制电路响应于所述第一空闲信号控制所述第一开关使得所述源电压被提供给所述功能宏。
11. 根据权利要求2所述的半导体集成电路,其中所述第二信号是表示没有指令要被所述功能宏执行的第二空闲信号;并且所述电源控制电路响应于所述第二空闲信号控制所述第一开关使得所述源电压不被提供给所述功能宏。
12. 根据权利要求11所述的半导体集成电路,其中当所述功能宏输出所述第二空闲信号时所述源电压不被提供给所述中央处理单元;并且所述电源控制电路响应于所述第二空闲信号控制所述第二开关使得所述源电压被提供给所述中央处理单元。
13. 根据权利要求9所述的半导体集成电路,进一步包括第三开关,所述第三开关与所述第一开关和所述第二开关分离,并且控制是否将所述源电压提供给被耦合到所述第三开关的对象,其中所述第二开关被耦合到包括在所述中央处理单元中的第一处理单元,所述第一处理单元执行预定处理;其中所述第三开关被耦合到包括在所述中央处理单元中作为与所述第一处理单元不同的单元的第二处理单元,所述第二处理单元执行预定处理;其中所述电源控制电路响应于所述第一空闲信号按照预定的顺序控制所述第二开关和所述第三开关使得所述源电压不被提供给所述第一处理单元和所述第二处理单元。
14. 根据权利要求13所述的半导体集成电路,其中当所述功能宏输出所述第二空闲信号时所述源电压不被提供给所述中央处理单元,并且所述电源控制电路响应于所述第二空闲信号按照预定的顺序控制所述第二开关和所述第三开关使得所述源电压被提供给所述第一处理单元和所述第二处理单元。
全文摘要
本发明提供了一种能够减少功率消耗而不阻碍CPU的操作的半导体集成电路。与CPU(10)分离地安装的电源控制电路(40)检测来自于被安装在半导体芯片(1)上的CPU(10)的信号(例如,空闲信号(Si))。响应于空闲信号(Si),电源控制电路(40)通过控制开关元件(30_1)控制源电压Vp到CPU(10)的供给。这使得能够有效地控制电源而不阻碍CPU(10)的操作。
文档编号G06F1/32GK101639727SQ20091016181
公开日2010年2月3日 申请日期2009年8月3日 优先权日2008年8月1日
发明者佐藤美由纪 申请人:恩益禧电子股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1