专利名称：随机加密方法及装置的制作方法
技术领域：
本发明涉及一种加密方法及设备，尤其涉及一种基于集成电路技术的随机加密方
法及装置。
背景技术：
目前市场上用的大部分单向传输的安防产品主要采用固定编码集成电路，由于此 类编解码芯片的编码长度有限，码形格式固定不变，易于被采用在空中捕捉电波码字和扫 描跟踪等方法破解，故只能用于一些对保密安全要求不高的场所。而即使是为安全性能要 求稍高的场所应用，也只是采用简单的加密算法而实现，例如，将输出的数据与一个有固定 周期的随机序列进行运算等。这样做的缺点是，只要有足够的计算能力，总是可以找到规律 预测下一个输出的数据，进而进行破解。因此，现有加密的方法均较易被破解，安全性能不 能得到真正的提升。
发明内容
本发明的目的在于提出一种可以生成完全随机的序列的方式进行加密的随机加
密方法及装置，从而克服现有技术中的不足。 为实现上述发明目的，本发明采用了如下技术方案 —种随机加密方法，其特征在于，该方法为 采用至少一 D触发器作为采样器件，在所述的D触发器的CLK端连接一低频时钟 作为采样时钟，以上升沿进行采样，并在所述的D触发器D端连接一高频振荡器，以利用自 由振荡器的相位噪声产生完全随机的序列(真随机序列)。
进一步的讲，该方法具体包括如下步骤 1)采用至少一 D触发器作为采样器件，在所述的D触发器的CLK端连接一低频时 钟作为采样时钟，以上升沿进行采样，并在所述的D触发器D端连接一高频振荡器，以利用 自由振荡器的相位噪声生成完全随机的序列(真随机序列)； 2)将步骤1)所生成的真随机序列输入一伪随机序列发生装置，并以伪随机序列 对上述真随机序列进行加密。 所述的伪随机序列发生装置为M序列发生器，其主要由n位移位寄存器加异或反 馈网络构成，序列长度M = 2n_l。 所述的伪随机序列发生装置主要由8位移位寄存器加异或反馈网络构成，序列长 度M = 255。 —种应用于上述随机加密方法中的装置，其特征在于，该装置包括
至少一 D触发器作为采样器件； —低频时钟作为采样时钟，其连接在所述的D触发器的CLK端，并以上升沿进行采 样； 以及， 一高频振荡器，其连接在所述的D触发器的D端，并利用自由振荡器的相位噪声产生完全随机的序列。 具体而言，该装置进一步包括 —伪随机序列发生装置，其可接收所述的真随机序列，并以伪随机序列对所述的 真随机序列进行加密。 所述的伪随机序列发生装置为M序列发生器，其主要由n位移位寄存器加异或反 馈网络构成，序列长度M = 2n_l。 所述的伪随机序列发生装置主要由8位移位寄存器加异或反馈网络构成，序列长 度M = 255。 本发明采用特殊设计的电路产生真正无法预知的真正的随机序列，它是自然界随 机的物理过程(所产生物理现象的不确定性)的反映，即使所采用算法等所有信息都被暴 露，也无法猜测其结果，即高质量的真随机数发生器产生的随机数永远不具备周期性。进一 步的，还采用一定的加密算法来对输出信号进行处理，因为加密的密钥是随机的，所以结果 是不可破解的。因此，即使窃密者拥有无限的计算能力，并且已知可以产生的所有序列，也 不能预测下一个的输出信息，从而达到了真正意义上的完全保密。 本发明首先用一个D触发器作为采用的器件，CLK端接的低频时钟为采用时钟，上 升沿进行采样。重点的部分就是高频振荡器，利用自由振荡器的相位噪声产生随机序列，理 想状况下每次采样的结果都是不同的，也就是每次都可以得到完全不同的随机序列。这样 做的好处是方法简单，基本上不受环境的影响，更为优化的方式是，本发明还采用了伪随机 序列发生装置对上述生成的随机序列再次进行加密处理，从而进一步的提升该加密过程的 随机性。本发明采用的伪随机序列发生装置为m序列发生器。m序列发生器是一种反馈移 位型结构电路，它由n位移位寄存器加异或反馈网络组成，其序列长度M = 2"-l，只有一个 多余状态即全0状态，所以称为最大线性序列发生器，由于其结构已定型，且反馈函数和连 接形式都有一定的规律。因此，利用查表的方式就可以设计出m序列。例如，8位长度的m 序列码的反馈函数F如下所示
F二Ql @Q2 Q3 Q8
M = 28_1 = 256-1 = 255 与现有技术比较，本发明具有下列优点加密的密钥完全随机，没有规律可循，即 使有无穷的计算能力也不能破解，容易实现，受环境影响小。本发明可广泛应用于车辆防盗 系统以及通信系统等设备中。
图1为本发明具体实施方式
中一种应用随机加密装置的设备的结构示意图；
图2为图1中真随机序列产生电路的结构示意图；
图3为图1中伪随机序列产生电路的结构示意图。
具体实施例方式
以下结合附图及具体实施方式
对本发明的内容作进一步说明。 如图1 3所示，本实施例中所涉及之应用随机加密装置的设备由以下几个模块 组成10个功能按键(K0-K9)、地址/数据指令解码芯片、系统定时模块、由编码控制模块和
4编码生成模块组成的真随机序列产生电路、由加密模块和密钥生成模块等构成的伪随机序 列发生电路、高频振荡器和输出驱动电路。其工作过程为K0-K9每个键按下，地址/数据 指令解码芯片发出信号至编码控制模块，同时发送信号至编码生成模块，编码生成模块接 到信号后，产生待发送的24位数据明文，低频时钟与高频振荡器产生真随机序列，该真随 机序列经过密钥产生模块生成8位密钥(g卩，加载伪随机序列的过程)。系统定时模块实现 定时功能，到达系统设定时间，系统定时模块发送信号给编码生成模块，编码生成模块产生 24位明文数据和密钥生成模块产生的8位密钥，在加密模块加密后经输出放大电路放大输 出。 其中，真随机序列产生电路中以一个D触发器作为采样器件，其CLK端接低频时钟 为采用时钟，上升沿进行采样，其D端连接一高频振荡器，并利用自由振荡器的相位噪声产 生随机序列，理想状况下，每次采样的结果都是不同的，也就是每次都可以得到完全不同的 随机序列。这样做的好处是方法简单，基本上不受环境的影响。 更优化的方式是，采用了伪随机序列发生装置对上述生成的随机序列再次进行加 密处理，从而进一步的提升该加密过程的随机性。该伪随机序列发生装置可采用用序列发 生器。m序列发生器是一种反馈移位型结构电路，它由n位移位寄存器加异或反馈网络组 成，其序列长度M二 2n-l，只有一个多余状态即全0状态，所以称为最大线性序列发生器， 由于其结构已定型，且反馈函数和连接形式都有一定的规律。如图3所示，是本实施例采用 的m序列发生器，它由8个D触发器和一个反馈网络组成，可以随时生成不同的伪随机种 子，OSC是由外部灌入的一个低频时钟，RC为内部生成的高频时钟，该高频时钟利用自由振 荡器的相位噪声产生随机序列。8位长度的m序列码的反馈函数F如下所示
F=Q1 @ Q2 Q3 Q8 M = 28_1 = 256-1 = 255 本实施例中，加密装置的工作原理如下整个系统需要发送32位的编码，编码分 别放在4个8位的寄存器DATA0、DATA1、DATA2、DATA3中，其中DATA3为每帧编码的加密后 的8位伪随机数。 由上面的真随机序列产生电路产生一个8位随机种子DATA3BUF，然后由LFSR(线
性反馈移位寄存器)生成m序列伪随机序列。该算法可以保证每次按键发码的编码是随机
序列，以及同一次按键发码每一帧编码也是随机序列。随机算法如下
DATAO—BUF二ADDRO DATA3—BUF ①
DATA1—BUF二ADDR1 @ DATA3—BUF ②
DATA2—BUF=ADDR2 DATA3—BUF ③ 数据加密如下 DATAO 二 DATAO—BUF 63H，(当datao—buf. 7 = l时) 二 DATAO_BUF OCH，(当DATAO—BUF. 7 = o时) DATA1 二 DATA1一BUF @ 5CH，(当DATA1_BUF. 7 = 1时) = DATAl一BUF 21H，(当DATAl—BUF. 7 = 0时)
DATA2 二 DATA2一BUF @ 2BH，(当DATA2—BUF. 7 = 1时) 二 DATA2—BUF 45H,(当DATA2—BUF. 7 = 0时)DATA3 二 DATA3一BUF 6EH，(当DATA3_BUF. 7 = 1时) = DATA3—BUF 19H，(当DATA3—BUF. 7 = 0时)
m伪随机序列生成 伪随机数的种子DATA—3BUF第一次发码是由8位定时器TMRO产生。当检查到有按 键时，如果TMRO为零，则赋值A6H给DATA3—BUF ;如果TMRO为非零数值时，则直接赋TMRO值 给DATA3_BUF，同时把DATA3_BUF赋给TMR0_BUF暂存。发完第一帧编码后，不松键，继续发 码时，DATA3_BUF由TMR0_BUF通过m序列发生器产生。同时新的DATA3_BUF值赋给TMR0_ BUF暂存，用更新的TMR0_BUF进行下次m序列运算。 本实施例的优点在于加密的密钥完全随机，没有规律可循，即使有无穷的计算能 力也不能破解，容易实现，受环境影响小。 以上实施例仅用于说明本发明的内容，除此之外，本发明还有其他实施方式。但 是，凡采用等同替换或等效变形方式形成的技术方案均落在本发明的保护范围内。
权利要求
一种随机加密方法，其特征在于，该方法为采用至少一D触发器作为采样器件，在所述的D触发器的CLK端连接一低频时钟作为采样时钟，以上升沿进行采样，并在所述的D触发器D端连接一高频振荡器，以利用自由振荡器的相位噪声产生完全随机的序列。
2. 如权利要求1所述的随机加密方法，其特征在于，该方法具体包括如下步骤1) 采用至少一 D触发器作为采样器件，在所述的D触发器的CLK端连接一低频时钟作 为采样时钟，以上升沿进行采样，并在所述的D触发器D端连接一高频振荡器，以利用自由 振荡器的相位噪声生成完全随机的序列，即，真随机序列；2) 将步骤l)所生成的真随机序列输入一伪随机序列发生装置，并以伪随机序列对上 述的真随机序列进行加密。
3. 如权利要求2所述的随机加密方法，其特征在于，所述的伪随机序列发生装置为M序 列发生器，其主要由n位移位寄存器加异或反馈网络构成，序列长度M = 2n-l。
4. 如权利要求3所述的随机加密方法，其特征在于，所述的伪随机序列发生装置主要 由8位移位寄存器加异或反馈网络构成，序列长度M = 255。
5. —种应用于如权利要求1所述随机加密方法中的装置，其特征在于，该装置包括 至少一 D触发器作为采样器件；一低频时钟作为采样时钟，其连接在所述的D触发器的CLK端，并以上升沿进行采样； 以及， 一高频振荡器，其连接在所述的D触发器的D端，并利用自由振荡器的相位噪声 产生完全随机的序列。
6. 根据权利要求5所述的应用于如权利要求1所述随机加密方法中的装置，其特征在 于，该装置进一步包括一伪随机序列发生装置，其可接收所述的完全随机的序列，并以伪随机序列对所述的 完全随机的序列进行加密。
7. 根据权利要求6所述的应用于如权利要求1所述随机加密方法中的装置，其特征在 于，所述的伪随机序列发生装置为M序列发生器，其主要由n位移位寄存器加异或反馈网络 构成，序列长度M = 2n-l。
8. 根据权利要求7所述的应用于如权利要求1所述随机加密方法中的装置，其特征在 于，所述的伪随机序列发生装置主要由8位移位寄存器加异或反馈网络构成，序列长度M = 255。
全文摘要
本发明涉及一种随机加密方法及装置。本发明的技术方案为采用至少一D触发器作为采样器件，在所述的D触发器的CLK端连接一低频时钟作为采样时钟，以上升沿进行采样，并在所述的D触发器D端连接一高频振荡器，以利用自由振荡器的相位噪声产生完全随机的序列。进一步的，还可将上述所生成的随机序列输入一伪随机序列发生装置，并以伪随机序列对上述的随机序列进行加密。本发明的优点在于加密的密钥完全随机，没有规律可循，即使有无穷的计算能力也不能破解，容易实现，受环境影响小。本发明可广泛应用于车辆防盗系统以及通信系统等设备中。
文档编号G06F7/58GK101763239SQ20091021716
公开日2010年6月30日 申请日期2009年12月31日 优先权日2009年12月31日
发明者张姗, 李小安, 江猛 申请人:苏州市华芯微电子有限公司