双通道数字射频存储板的制作方法

文档序号:6589260阅读:224来源:国知局
专利名称:双通道数字射频存储板的制作方法
技术领域
本实用新型涉及一种双通道数字射频存储板,属于数据存储技术领域。
背景技术
数字射频存储技术以高速采样技术和数字存储技术为基础,具有对频率较高信号的存储和再现能力,广泛应用于雷达和电子战对抗领域。 现有的数字射频存储板采样和回放速率大多在500MSPS以下,不能满足现在百MHz甚至GHz宽带信号的采集存储处理回放的要求。而能工作在GSPS速率的数字射频存储板,多数只有一个数据采集、处理、回放通道,无法适应多路宽带信号的应用场合。

发明内容本实用新型的目的是使用ADC、 DAC、 FPGA、 DSP、 DDR2等硬件模块来构建一种具有超高速数据采集、处理、回放能力的双通道数字射频存储板,能够灵活地实现各种采集控制、数据存储、数据处理、数据传输、数据回放等功能,并且可根据实际需求灵活配置应用于单路/双路/四路数据采集、存储处理以及单路/双路数据回放。 本实用新型所涉及的一种双通道数字射频存储板,包括电源模块、模拟信号输入接口模块、ADC数据采集模块、FPGA采集控制模块、FPGA回放控制模块、DAC数据回放模块、模拟信号输出接口模块、DDR2存储模块、DSP通信控制模块、PCI接口模块、R即idlO接口模块、自定义总线接口模块,各功能模块的连接关系如图1所示,其中[0006] 电源模块用于向板上各功能模块提供工作电压; 模拟信号输入接口模块与ADC数据采集模块相连,负责接收外部输入的模拟信号并输出给ADC数据采集模块; ADC数据采集模块包括两个ADC数据采集子模块,负责将模拟信号输入接口模块传输来的模拟信号高速地转换为数字信号并输出给FPGA采集控制模块;[0009] FPGA采集控制模块包括两个FPGA采集控制子模块,负责完成对ADC数据采集模块输入的数据的缓存和处理,FPGA采集控制模块处理后的数据可以输出给FPGA回放控制模块用于数据回放,也可以输出给DSP通信控制模块进而提供给上位机,还可以存储在DDR2存储模块中; FPGA回放控制模块分别与DSP通信控制模块、FPGA采集控制模块以及DAC数据回放模块相连,负责将DSP通信控制模块或者FPGA采集控制模块提供的数据处理并传输给DAC数据回放模块,从而实现数据的回放;DAC数据回放模块包括两个DAC数据回放子模块,负责接收FPGA回放控制模块提
供的数字信号并高速地转换为模拟信号并输出给模拟信号输出接口模块; 模拟信号输出接口模块负责接收DAC数据回放模块输出的两路模拟信号并输出
给板卡外部;DDR2存储模块包括两个DDR2存储子模块,分别与FPGA采集控制模块和DSP通信控制模块相连,用于存储采集和回放的数据; DSP通信控制模块负责控制整个板卡的工作,该模块除了与FPGA采集控制模块和FPGA回放控制模块相连以外,还通过PCI接口模块和R即id10接口模块实现与外部的高速数据通道; PCI接口模块与DSP通信控制模块相连,负责实现存储板与上位机之间的PCI通道; RapidIO接口模块与DSP通信控制模块相连,负责实现存储板与外部的高数数据通道; 自定义总线接口模块与FPGA采集控制模块相连,可以将FPGA采集控制模块输出的数据直接高速传输给外部板卡。 为完成GSPS的采样率,ADC数据采集模块包括两片双通道1GSPS ADC芯片(交织采样可达到1. 2GSPS的采样率),采集的高速数据经ADC数据采集模块自身分流降速,进入FPGA采集控制模块完成对高速数据的缓冲存储。缓存下来的数据可存入DDR2存储模块,也可经处理后送入FPGA回放控制模块,用于DAC数据回放模块的回放。DSP通信控制模块负责通过PCI接口模块与上位机通信,将上位机的指令信息和数据发往FPGA采集控制模块及FPGA回放控制模块,或者把板卡采集的数据和状态信息传输给上位机。[0019] 有益效果 基于以上技术方案,该双通道数字射频存储板具有两条信号采集处理回放支路。每条支路具有1. 2GSPS的采样率,1. 2GSPS的回放速率,并且具有多种信号采集处理回放方式以及数据传输方式,可实现频率较高信号的存储及转发功能,广泛应用于雷达和电子战对抗领域。

图1是本实用新型的双通道数字射频存储板功能模块框图;[0022] 图2是本实用新型的一种具体实施方式
的功能模块框图。
具体实施方式
以下结合附图与具体实施方式
对本实用新型做进一步详细描述[0024] —种双通道数字射频存储板包括两个相对独立的数据采集处理回放支路,成为左处理支路和右处理支路。如图2所示,左处理支路包括一片作为ADC数据采集模块的ADC-L芯片,型号为AT84AD001BITD ;—片作为FPGA采集控制模块的V4_L芯片,型号为XC4VSX55 ;—片作为DAC数据回放模块的DAC-L芯片,型号为AD9736BBC。右处理支路包括一片作为ADC数据采集模块的ADC-R芯片,型号为AT84AD001BITD ;—片作为FPGA采集控制模块的V4-R芯片,型号为XC4VSX55 ;—片作为DAC数据回放模块的DAC-R芯片,型号为AD9736BBC。这两个相对独立的数据采集处理回放支路共用一片V5芯片作为FPGA回放控制模块,型号为XC5VLX30。 图2中的CLK芯片为一片6通道时钟芯片,将CLKJN提供的外部10腿z正弦信号进行锁相分频,或将CLK_IN提供的外部高频正弦信号进行直接分频,产生高速差分时钟,提供给ADC-L和ADC-R芯片以及DAC-L和DAC-R芯片使用。TRIG_IN是外部提供给V4_L和
4V4-R的采集触发信号。 每个支路ADC芯片的输入信号由两个通道输入,左处理支路为AD_L_I和AD_L_Q,右处理支路为AD_R_I 、AD_R_Q,直接给各自的ADC芯片的I通路和Q通路。ADC将模数转换并分流后的8位数据输出给型号为XC4VSX55的FPGA芯片,左支路为V4_L芯片,右支路为V4_R芯片,由FPGA芯片对模数转换后的数据进行缓冲存储。 图2中的V4_L和V4_R芯片作为采集控制模块,进行数据采集的开始和结束控制,并且完成数据的缓冲存储和处理。两条支路的V4_L和V4_R芯片之间可通过28对差分数据总线进行通信,对采集的数据进行协同处理。 图2中的V5芯片作为回放控制模块,对两条支路中的DAC数据回放模块进行控
制,其中左处理支路为DAC—L,右处理支路为DAC—R,并负责为两片DAC提供数据率高达
1. 2GSPS的回放数据,左右两支路的回放通道分别为DA—L和DA_R。 V5芯片同每条支路的
XC4VSX55FPGA芯片均有28对差分数据总线,可同时接收两支路缓存处理的数据,并转发给
相应的DAC芯片进行回放输出,其中左支路传输给DAC_L,右支路传输给DAC_R。 图2的型号为TMS320C6455的DSP是数字射频存储板的通信控制模块,它通过PCI
接口与上位机相连,可以与主机进行数据交换和命令通信。DSP通过EMIF接口与板卡内部
的FPGA相连,可以把控制命令传输到板卡内部,也可以把采集的数据回传给主机。 存储板右处理支路采集控制模块V4_R芯片挂载了 4片总容量达512MB的DDR2存
储器,DSP也外挂了 2片总容量为256MB的DDR2存储器,这就为系统提供了足够的存储空间。 存储板上的V4_L和V4_R芯片可以通过CPCI的J4、J5连接器自定义10实现数据传输,DSP可以通过J3连接器的RapidIO接口与外部连接,这就为板卡间的通信提供了足够的数据通路。 图2中的POWER模块用于给存储板上各功能模块提供工作电压。
权利要求一种双通道数字射频存储板,其特征在于包括电源模块、ADC数据采集模块、DAC数据回放模块、DDR2存储模块、FPGA采集控制模块、FPGA回放控制模块、DSP通信控制模块、模拟信号输入接口模块、模拟信号输出接口模块、PCI接口模块、RapidIO接口模块、自定义总线接口模块,其中电源模块用于向板上各功能模块提供工作电压;模拟信号输入接口模块与ADC数据采集模块相连,负责接收外部输入的两路模拟信号,并将这两路信号输出给ADC数据采集模块;ADC数据采集模块包括两个ADC数据采集子模块,每个子模块包括一片双通道1GSPS ADC芯片,负责将模拟信号输入接口模块传输来的模拟信号高速地转换为数字信号并输出给FPGA采集控制模块;FPGA采集控制模块包括两个FPGA采集控制子模块,负责完成对ADC数据采集模块输入的数据的缓存和处理,缓存下来的数据既可存入DDR2存储模块,也可经处理后送入FPGA回放控制模块,用于DAC数据回放模块的回放,还可以通过DSP通信控制模块输出给上位机;FPGA回放控制模块分别与DSP通信控制模块、FPGA采集控制模块以及DAC数据回放模块相连,负责将DSP通信控制模块或者FPGA采集控制模块提供的数据处理并传输给DAC数据回放模块,从而实现数据的回放;DAC数据回放模块包括两个DAC数据回放子模块,每个子模块包括一片单通道1.2GSPS DAC芯片,负责接收FPGA回放控制模块提供的数字信号并高速地转换为模拟信号并输出给模拟信号输出接口模块;模拟信号输出接口模块负责接收DAC数据回放模块输出的两路模拟信号并输出给板卡外部;DDR2存储模块包括两个DDR2存储子模块,分别与FPGA采集控制模块和DSP通信控制模块相连,用于存储采集和回放的数据;DSP通信控制模块负责控制整个板卡的工作,该模块除了与FPGA采集控制模块和FPGA回放控制模块相连以外,还通过PCI接口模块和RapidIO接口模块实现与外部的高速数据通道;PCI接口模块与DSP通信控制模块相连,负责实现存储板与上位机之间的PCI通道;RapidIO接口模块与DSP通信控制模块相连,负责实现存储板与外部的高数数据通道;自定义总线接口模块与FPGA采集控制模块相连,可以将FPGA采集控制模块输出的数据直接高速传输给外部板卡。
2. 根据权利要求1所述的一种双通道数字射频存储板,其特征在于使用CPCI 6U标准板型,工作在工业控制计算机平台上,ADC数据采集模块使用Atmel公司的 AT84AD001BITD芯片,DAC数据回放模块使用Analog公司的AD9736BBC芯片、DDR2存储模 块使用Micron公司的MT47H64M16芯片、FPGA采集控制模块使用Xilinx公司的XC4VSX55 型FPGA芯片、FPGA回放控制模块使用Xilinx公司的XC5VLX30型FPGA芯片、DSP通信控制 模块使用TI公司的TMS320C6455型DSP。
专利摘要本实用新型涉及一种双通道数字射频存储板,属于数据存储技术领域。该双通道数字射频存储板包括电源模块、ADC数据采集模块、DAC数据回放模块、DDR2存储模块、FPGA采集控制模块、FPGA回放控制模块、DSP通信控制模块、模拟信号输入接口模块、模拟信号输出接口模块、PCI接口模块、RapidIO接口模块以及自定义总线接口模块。该双通道数字射频存储板具有两条信号采集处理回放支路,每条支路具有1.2GSPS的采样率和1.2GSPS的回放速率,并具有多种信号采集处理回放方式以及数据传输方式,可实现频率较高信号的存储及转发功能,适合应用于雷达和电子战对抗领域。
文档编号G06F1/16GK201465562SQ20092010902
公开日2010年5月12日 申请日期2009年6月29日 优先权日2009年6月29日
发明者史宏飞, 孙国营, 李云杰, 江海清 申请人:北京理工大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1