专利名称：具有硬件定时发送功能的rs422异步串行卡及其通信方法
技术领域：
本发明涉及一种RS422异步串行卡及其通信方法。
背景技术：
在对雷达进行测试时，通常会设计一个充当应答机作用的雷达模拟器来进行测 试。雷达模拟器将模拟的雷达回波通过天线发送给雷达，雷达处理模拟器返回的回波数据 即可测得当前的距离和速度。我们在对雷达模拟器进行数据设置时以及对雷达模拟器和雷 达本身进行数据监测时都会用到"定时发送数据"的功能。此外数控转台的控制和状态监 测也是通过定时地发送控制命令和监测命令取回状态信息。因此具有定时功能的串行通讯 卡在完成上述功能会非常必要。目前市场上的应用普遍采用软件定时器的方式来完成定时 功能，而这种设计方法误差通常都会在ms量级，并且其最为关键的是在这种板卡只能依靠 上位机软件的定时循环来进行数据发送。这种上位机软件在像Windows这种非实时行操作 系统运行时，很容易因为优先级的降低而导致循环的暂时停止，从而导致定时发送的数据 丢帧。
发明内容
本发明的目的是解决目前市场上的串行通讯卡因采用软件定时来完成数据发送 而导致的数据丢帧问题，提供了一种具有硬件定时发送功能的RS422异步串行卡及其通信 方法。 具有硬件定时发送功能的RS422异步串行卡，它包括RS-422电平转换电路、FPGA、 总线控制器和CPCI总线连接器，所述FPGA中固化有接收模块、发送模块、第一定时器和内 部时钟；所述RS-422电平转换电路的串行数据输出端连接接收模块的串行数据输入端，接 收模块的并行数据输出端连接总线控制器的数据输入端，RS-422电平转换电路的串行数 据输入端连接发送模块的串行数据输出端，发送模块的并行数据输入端连接总线控制器的 数据输出端，总线控制器的总线数据通信端连接CPCI总线连接器的数据通信端，所述第一 定时器设有内部时钟信号输入端和外部时钟信号输入端，且所述内部时钟信号输入端连接 内部时钟的时钟信号输出端，第一定时器的定时信号输出端连接发送模块的定时信号输入
丄山顺。 具有硬件定时发送功能的RS422异步串行卡的通信方法，它包括数据接收过程和 定时数据发送过程，其中，所述数据接收过程具体为
5步骤Al、 RS-422电平转换电路串行接收来自外界的串行数据，将所述串行数据进行电 平转换后输出给FPGA;
步骤A2、FPGA中的接收模块接收并保存RS-422电平转换电路输出的串行数据，然后判 断当前所保存的数据量是否大于一帧若是，执行步骤A3 ;否则，执行步骤A4 ;
步骤A3、将读请求标识设置为有效，然后执行步骤A5 ;
步骤A4、将读请求标识设置为无效，然后执行步骤A5 ;
步骤A5、判断当前的读请求标识是否有效若是，则执行步骤A6 ;否则，返回执行步骤
A2 ;
步骤A6、对保存的数据进行串-并转换，并将转换后的并行数据通过总线控制器及 CPCI总线连接器发送至外部CPCI总线上；
所述定时数据发送过程具体为
第一定时器产生定时信号，并将所述定时信号发送给发送模块；总线控制器接收CPCI 总线上的数据，并将接收到的数据发送给FPGA中的发送模块，当发送模块接收到的数据是 定时信号时，发送模块对接收到的来自CPCI总线上的数据进行并-串转换，形成串行数据 发送给RS-422电平转换电路，所述RS-422电平转换电路将接收到的串行数据进行电平转 换后发送出去。
本发明的积极效果
本发明采用硬件缓存的方法，能够有效地解决因非实时行操作系统导致的丢帧问题。
图1为实施方式一的RS422异步串行卡的电路原理示意图；图2为实施方式三的 RS422异步串行卡的电路原理示意图；图3为实施方式四中数据接收过程的流程图；图4为 实施方式六中第一状态机的状态转化示意图；图5为实施方式七中第二状态机的状态转化 示意图；图6为实施方式八中第三状态机的状态转化示意图。
具体实施例方式
具体实施方式
一 结合图1说明本实施方式，本实施方式的具有硬件定时发送功 能的RS422异步串行卡，它包括RS-422电平转换电路1、FPGA2、总线控制器3和CPCI总线 连接器4，所述FPGA2中固化有接收模块21、发送模块22、第一定时器23和内部时钟24 ;所 述RS-422电平转换电路1的串行数据输出端连接接收模块21的串行数据输入端，接收模 块21的并行数据输出端连接总线控制器3的数据输入端，RS-422电平转换电路1的串行 数据输入端连接发送模块22的串行数据输出端，发送模块22的并行数据输入端连接总线 控制器3的数据输出端，总线控制器3的总线数据通信端连接CPCI总线连接器4的数据通 信端，所述第一定时器23设有内部时钟信号输入端和外部时钟信号输入端，且所述内部时 钟信号输入端连接内部时钟24的时钟信号输出端，第一定时器23的定时信号输出端连接发送模块22的定时信号输入端。 所述外部时钟信号输入端，用于接收外部时钟信号；所述第一定时器23，用于输 出定时信号给发送模块22，并当存在所述外部时钟信号时，使用所述外部时钟信号产生定 时信号并输出，当不存在所述外部时钟信号时，使用内部时钟24发送的时钟信号产生定时 信号并输出。 本实施方式中，所述总线控制器3选用PCI控制器(PLX9054)。
具体实施方式
二 与实施方式一不同的是，本实施方式的具有硬件定时发送功能
的RS422异步串行卡中，所述RS-422电平转换电路1中设有n路RS-422电平转换单元，所
述接收模块21设有n个串行数据输入端，发送模块22设有n个串行数据输出端；RS-422电
平转换电路l的n个串行数据输出端分别连接接收模块21的n个串行数据输入端，发送模
块22的n个串行数据输出端分别连接RS-422电平转换电路1的n个串行数据输入端；其
中，n为自然数，且n大于等于l。
具体实施方式
三结合图2说明本实施方式，与实施方式一或二不同的是，本实施 方式的具有硬件定时发送功能的RS422异步串行卡还包括光耦电路5，所述光耦电路5串联 在RS-422电平转换电路1和接收模块21之间，RS-422电平转换电路1的串行数据输出端 通过光耦电路5连接接收模块21的串行数据输入端，发送模块22的串行数据输出端通过 光耦电路5连接RS-422电平转换电路1的串行数据输入端。 所述光耦电路5，用于对RS-422电平转换电路1输出的电信号进行隔离放大。本 实施方式中的光耦电路5，能够提高信号传输过程中的信噪比，作为信号隔离的接口器件， 可大大增加工作的可靠性。 在本实施方式中，n实际选取8来满足实际需要，实现了一张板卡解决所有通信需 求的目的。
具体实施方式
四结合图3说明本实施方式，本实施方式的具有硬件定时发送功 能的RS422异步串行卡的通信方法，它基于实施方式一的RS-422异步串行卡实现，
所述RS422异步串行卡的通信方法包括数据接收过程和定时数据发送过程，其中，所 述数据接收过程具体为
步骤A1、 RS-422电平转换电路1串行接收来自外界的串行数据，将所述串行数据进行 电平转换后输出给FPGA2 ;
步骤A2、FPGA2中的接收模块21接收并保存RS-422电平转换电路1输出的串行数据， 然后判断当前所保存的数据量是否大于一帧若是，执行步骤A3 ;否则，执行步骤A4 ;
步骤A3、将读请求标识设置为有效，然后执行步骤A5 ;
步骤A4、将读请求标识设置为无效，然后执行步骤A5 ;
步骤A5、判断当前的读请求标识是否有效若是，则执行步骤A6 ;否则，返回执行步骤
A2 ;
步骤A6、对保存的数据进行串-并转换，并将转换后的并行数据通过总线控制器3及 CPCI总线连接器4发送至外部CPCI总线上；
所述定时数据发送过程具体为
第一定时器23产生定时信号，并将所述定时信号发送给发送模块22 ;总线控制器3接 收CPCI总线上的数据，并将接收到的数据发送给FPGA2中的发送模块22，当发送模块22接
7收到的数据是定时信号时，发送模块22对接收到的来自CPCI总线上的数据进行并-串转 换，形成串行数据发送给RS-422电平转换电路1，所述RS-422电平转换电路1将接收到的 串行数据进行电平转换后发送出去。
具体实施方式
五本实施方式是对实施方式四的具有硬件定时发送功能的RS422 异步串行卡的通信方法的进一步说明，定时数据发送过程中所述的第一定时器23产生定 时信号的具体过程为
当外部时钟信号有效时，第一定时器23使用所述外部时钟信号产生定时信号；当外部 时钟信号失效时，第一定时器23使用内部时钟24发送的时钟信号产生定时信号。
具体实施方式
六结合图4说明本实施方式，本实施方式是对实施方式五的具有 硬件定时发送功能的RS422异步串行卡的通信方法的进一步说明，定时数据发送过程中所 述的第一定时器23产生定时信号的具体过程为
第一定时器23内固化有第一计数器、第二计数器和第一状态机，第一计数器对内部时 钟信号进行计数，第二计数器对外部时钟信号进行计数，所述第一状态机包括两个状态状 态零和状态一，其中，
状态零为第一状态机的初始状态，在状态零下，第一定时器23选择内部时钟信号工 作，并使用所述内部时钟信号产生定时信号发送给发送模块22，当第二计数器计数达到M 时，进入状态一，M为正整数；
在状态一下，第一计数器清零，第一定时器23选择外部时钟信号工作，并使用所述外 部时钟信号产生定时信号发送给发送模块22，当第二计数器停止计数时，进入状态零。
在本实施方式中，M可根据实际情况来设定，通常设定为一个较小的正整数(例如 2至10中的一个整数)，通过M的设定，可有效地防止因为第二计数器的误触发而造成误进 入状态一的情况发生。例如将M设定为l，即当第二计数器一开始计数，就令第一状态机进 入状态一 ；若将M设定为大于1的一个整数，则使第二计数器对外部时钟信号计数M次后， 才令第一状态机进入状态一。 此外，本实施方式中，在状态一中进入状态零的条件(S卩当第二计数器停止计数 时)也可以为当第一计数器计数达到N时。其中，若外部时钟的脉冲持续时间为T，则第一 计数器计N个数的耗时T,应大于等于T。 N也为正整数。
具体实施方式
七结合图5说明本实施方式，本实施方式是对实施方式四、五或六 的具有硬件定时发送功能的RS422异步串行卡的通信方法的进一步说明，在定时数据发送 过程中，所述发送模块22对接收到的来自CPCI总线上的数据进行并_串转换，形成串行数 据发送给RS-422电平转换电路1的具体过程为
发送模块22内固化有发送缓存和第二状态机，所述第二状态机21包括5个工作状态 空闲状态、延时状态、判断状态、读取数据状态和发送状态；
发送模块22将接收到的来自CPCI总线上的数据存入发送缓存中，同时，根据第二状态 机的当前工作状态执行相应的操作，其中，
空闲状态为第二状态机的初始状态，在该状态下，发送模块22等待第一定时器23输出 定时信号，当接收到所述定时信号时，进入延时状态；
在延时状态，判断当前发送是否是第一次发送若是，延时t秒，然后进入判断状态；否 则，直接进入判断状态；在判断状态，判断发送缓存内是否为空若是，返回空闲状态；否则进入读取数据状
态；
在读取数据状态，读取发送缓存中的一个字节数据，然后判断当前发送是否为第一次 发送若是，则令已读取的一个字节数据表示待发送数据的数量并保存，然后进入发送状 态；否则，直接进入发送状态；
在发送状态，将已读取的一个字节数据发送至总线控制器3，然后判断当前发送是否结 束若是，则进入空闲状态；否则，进入判断状态；
其中，t为一个预先设定的正数。
在延时状态，所述第一次发送是指作为发送缓存是由空刚写入数据，所述t秒可 以为一次发送时间，一次发送时间的长短可根据需要进行设定，延时t秒是为了防止此时 写入发送缓存中的数据量小于一次发送量，而出现发送错误的现象。 在本实施方式中，发送缓存内数据的存储结构为"发送数量+待发送数据"的形 式，即每帧第一个字节的数据表示待发送数据的数量，该帧其余数据为待发送的数据；在发 送状态，根据每帧第一字节的数据表示的数量，来判断当前发送是否结束，直到发送完所述 数量的数据后，才认为一帧数据发送结束，结束此次发送，返回空闲状态等待接收下次定时 信号。由此，本实施方式可根据需要调整一次发送数据帧的大小，实现一次发送数据可控的 目的。
具体实施方式
八结合图6说明本实施方式，本实施方式是对实施方式四至七中 的具有硬件定时发送功能的RS422异步串行卡的通信方法的进一步说明，步骤A2所述的 FPGA2中的接收模块21接收并保存RS-422电平转换电路1输出的串行数据的具体过程为
接收模块21内部固化有第三状态机和接收缓存，所述第三状态机包括4个状态空闲 状态、起始位检测状态、数据接收状态以及校验位和停止位检测状态，其中，
空闲状态为第三状态机的初始状态，在该状态下，接收模块21对RS-422电平转换电路 1输出的串行数据进行检测，当检测到数据为"O"时，进入起始位检测状态；
在起始位检测状态，继续检测RS-422电平转换电路1输出的串行数据，并当检测到连 续7个为"0"的数据后，进入数据接收状态；
在数据接收状态，接收数据，接收完一帧数据后进入校验位和停止位检测状态；
在校验位和停止位检测状态，判断接收完的一帧数据中的校验位数据是否正确若校 验位数据错误，则丢掉该帧数据，并返回空闲状态；若校验位数据正确，则判断停止位数据 是否正确，若停止位数据错误，则丢掉该帧数据并返回空闲状态，若停止位数据正确，则将 该帧数据写入接收缓存并返回空闲状态。 其中，在数据接收状态，用倍频时钟在每个数据位上采样，在本实施方式中，采用 内部时钟频率的16倍频在每个数据位上采样7次，且在所述7次中有4次或4次以上为真 时，接收的该数据位的数据有效。 其中校验位的判断是对已接收的数据位的数据进行异或操作来进行判断，停止位 则直接判断其是否为"l"。
具体实施方式
九本实施方式是对实施方式八的具有硬件定时发送功能的RS422 异步串行卡的通信方法的进一步限定，所述接收模块21在数据接收状态，接收一帧数据的 过程为所述接收模块21内部还固化有第二定时器，当接收模块21进入数据接收状态时，第二定时器开始计时，且每次接受完一个字节数据后，第二定时器清空已记录的时间，然后 重新计时；当第二定时器计时超过规定时间时，锁存接收缓存，接收完一帧数据。
所述规定时间，可根据需要预先设定，在本实施方式中，将所述规定时间设置为接 收模块21连续接收5个字节数据所消耗的时间，并用Tm表示；当第二定时器212计时超过 该时间TM时，则说明接收模块21已超过TM77时间未接受数据，此时认为一帧数据的接收结 束。因此，本实施方式实现了整帧数据的接收，按帧将数据传送给上位机，且每帧数据量任 忌；
普通的异步RS422通讯卡的数据都是依靠字节数读取，而本实施方式实现了按帧读取 方式，即读取数据时可每次读取完一帧或多个整数帧的数据。异步串行数据传输的数据格 式起始位+数据位+校验位+停止位。 具体实施方式
十本实施方式是对实施方式四至九所述的任意一种通讯方法的进
一步限定，所述通信方法利用32位累加器实现^^的波特率分辨率，其中^表示控制字，
且^为正整数，/为内部时钟24的频率，通过改变f的数值来实现对波特率分辨率的调整。
本实施方式以频率累加的方法实现了波特率的分频。 本发明基于雷达、雷达模拟器以及数控转台控制和数据监测等应用背景，完成对 雷达、雷达模拟器和数控转台等定时数据设置和定时状态监测，发送模块22在硬件定时时 间到时，读取发送缓存内特定存储格式的数据完成定时发送，并能够实现每次定时发送任 意数量的数据；接收模块21在可靠判断一帧的状态数据后，及时按帧存储，从而保证不同 数据量的返回数据在上位机无差错地解析。本发明在硬件上提供一个"硬件定时源"来控 制数据的发送，使定时的误差控制在晶振周期的量级(例如，100M晶振时为10ns左右)，从 而能够有效地减小由于定时器的不准而对测试带来的外部误差；同时，本发明采用硬件缓 存的方法，能够有效地解决因非实时行操作系统导致的丢帧问题。
10
权利要求
具有硬件定时发送功能的RS422异步串行卡，其特征在于它包括RS-422电平转换电路(1)、FPGA(2)、总线控制器(3)和CPCI总线连接器(4)，所述FPGA(2)中固化有接收模块(21)、发送模块(22)、第一定时器(23)和内部时钟(24)；所述RS-422电平转换电路(1)的串行数据输出端连接接收模块(21)的串行数据输入端，接收模块(21)的并行数据输出端连接总线控制器(3)的数据输入端，RS-422电平转换电路(1)的串行数据输入端连接发送模块(22)的串行数据输出端，发送模块(22)的并行数据输入端连接总线控制器(3)的数据输出端，总线控制器(3)的总线数据通信端连接CPCI总线连接器(4)的数据通信端，所述第一定时器(23)设有内部时钟信号输入端和外部时钟信号输入端，且所述内部时钟信号输入端连接内部时钟(24)的时钟信号输出端，第一定时器(23)的定时信号输出端连接发送模块(22)的定时信号输入端。
2. 根据权利要求1所述的具有硬件定时发送功能的RS422异步串行卡，其特征在于所 述RS-422电平转换电路(l)中设有n路RS-422电平转换单元，所述接收模块(21)设有n 个串行数据输入端，发送模块(22)设有n个串行数据输出端；RS-422电平转换电路(l)的 n个串行数据输出端分别连接接收模块(21)的n个串行数据输入端，发送模块(22)的n个 串行数据输出端分别连接RS-422电平转换电路(l)的n个串行数据输入端；其中，n为自 然数，且n大于等于l。
3. 根据权利要求1或2所述的具有硬件定时发送功能的RS422异步串行卡，其特征在 于它还包括光耦电路(5)，所述光耦电路(5)串联在RS-422电平转换电路(l)和接收模块 (21)之间，RS-422电平转换电路(l)的串行数据输出端通过光耦电路(5)连接接收模块 (21)的串行数据输入端，发送模块(22)的串行数据输出端通过光耦电路(5)连接RS-422 电平转换电路(l)的串行数据输入端。
4. 具有硬件定时发送功能的RS422异步串行卡的通信方法，其特征在于它包括数据接 收过程和定时数据发送过程，其中，所述数据接收过程具体为步骤A1、 RS-422电平转换电路(l)串行接收来自外界的串行数据，将所述串行数据进 行电平转换后输出给FPGA (2);步骤A2、FPGA (2)中的接收模块(21)接收并保存RS-422电平转换电路(1)输出的串 行数据，然后判断当前所保存的数据量是否大于一帧若是，执行步骤A3 ;否则，执行步骤A4 ;步骤A3、将读请求标识设置为有效，然后执行步骤A5 ; 步骤A4、将读请求标识设置为无效，然后执行步骤A5 ;步骤A5、判断当前的读请求标识是否有效若是，则执行步骤A6 ;否则，返回执行步骤A2 ;步骤A6、对保存的数据进行串-并转换，并将转换后的并行数据通过总线控制器(3)及 CPCI总线连接器(4)发送至外部CPCI总线上；所述定时数据发送过程具体为第一定时器(23)产生定时信号，并将所述定时信号发送给发送模块(22);总线控制器 (3)接收CPCI总线上的数据，并将接收到的数据发送给FPGA (2)中的发送模块(22)，当发 送模块(22)接收到的数据是定时信号时，发送模块(22)对接收到的来自CPCI总线上的数 据进行并-串转换，形成串行数据发送给RS-422电平转换电路(l)，所述RS-422电平转换电路(1)将接收到的串行数据进行电平转换后发送出去。
5. 根据权利要求4所述的具有硬件定时发送功能的RS422异步串行卡的通信方法，其 特征在于定时数据发送过程中所述的第一定时器(23)产生定时信号的具体过程为当外部时钟信号有效时，第一定时器(23)使用所述外部时钟信号产生定时信号；当外 部时钟信号失效时，第一定时器(23)使用内部时钟(24)发送的时钟信号产生定时信号。
6. 根据权利要求4所述的具有硬件定时发送功能的RS422异步串行卡的通信方法，其 特征在于定时数据发送过程中所述的第一定时器(23)产生定时信号的具体过程为第一定时器(23)内固化有第一计数器、第二计数器和第一状态机，第一计数器对内部 时钟信号进行计数，第二计数器对外部时钟信号进行计数，所述第一状态机包括两个状态 状态零和状态一，其中，状态零为第一状态机的初始状态，在状态零下，第一定时器(23)选择内部时钟信号工 作，并使用所述内部时钟信号产生定时信号发送给发送模块(22)，当第二计数器计数达到 M时，进入状态一，M为正整数；在状态一下，第一计数器清零，第一定时器(23)选择外部时钟信号工作，并使用所述外 部时钟信号产生定时信号发送给发送模块(22)，当第二计数器停止计数时，进入状态零。
7. 根据权利要求4所述的具有硬件定时发送功能的RS422异步串行卡的通信方法，其 特征在于在定时数据发送过程中，所述发送模块(22)对接收到的来自CPCI总线上的数据 进行并_串转换，形成串行数据发送给RS-422电平转换电路(l)的具体过程为发送模块(22)内固化有发送缓存和第二状态机，所述第二状态机(21 )包括5个工作状 态空闲状态、延时状态、判断状态、读取数据状态和发送状态；发送模块(22)将接收到的来自CPCI总线上的数据存入发送缓存中，同时，根据第二状 态机的当前工作状态执行相应的操作，其中，空闲状态为第二状态机的初始状态，在该状态下，发送模块(22)等待第一定时器(23) 输出定时信号，当接收到所述定时信号时，进入延时状态；在延时状态，判断当前发送是否是第一次发送若是，延时t秒，然后进入判断状态；否 则，直接进入判断状态；在判断状态，判断发送缓存内是否为空若是，返回空闲状态；否则进入读取数据状态；在读取数据状态，读取发送缓存中的一个字节数据，然后判断当前发送是否为第一次 发送若是，则令已读取的一个字节数据表示待发送数据的数量并保存，然后进入发送状 态；否则，直接进入发送状态；在发送状态，将已读取的一个字节数据发送至总线控制器(3)，然后判断当前发送是否 结束若是，则进入空闲状态；否则，进入判断状态；其中，t为一个预先设定的正数。
8. 根据权利要求4所述的具有硬件定时发送功能的RS422异步串行卡的通信方法，其 特征在于步骤A2所述的FPGA (2)中的接收模块(21 )接收并保存RS-422电平转换电路(1) 输出的串行数据的具体过程为接收模块(21)内部固化有第三状态机和接收缓存，所述第三状态机包括4个状态空 闲状态、起始位检测状态、数据接收状态以及校验位和停止位检测状态，其中，空闲状态为第三状态机的初始状态，在该状态下，接收模块(21)对RS-422电平转换电 路(l)输出的串行数据进行检测，当检测到数据为"0"时，进入起始位检测状态；在起始位检测状态，继续检测RS-422电平转换电路(l)输出的串行数据，并当检测到 连续7个为"0"的数据后，进入数据接收状态；在数据接收状态，接收数据，接收完一帧数据后进入校验位和停止位检测状态；在校验位和停止位检测状态，判断接收完的一帧数据中的校验位数据是否正确若校 验位数据错误，则丢掉该帧数据，并返回空闲状态；若校验位数据正确，则判断停止位数据 是否正确，若停止位数据错误，则丢掉该帧数据并返回空闲状态，若停止位数据正确，则将 该帧数据写入接收缓存并返回空闲状态。
9. 根据权利要求8所述的具有硬件定时发送功能的RS422异步串行卡的通信方法，其 特征在于所述接收模块(21)在数据接收状态，接收一帧数据的过程为所述接收模块(21) 内部还固化有第二定时器，当接收模块(21)进入数据接收状态时，第二定时器开始计时，且 每次接受完一个字节数据后，第二定时器清空已记录的时间，然后重新计时；当第二定时器 计时超过规定时间时，锁存接收缓存，接收完一帧数据。
10. 根据权利要求8所述的具有硬件定时发送功能的RS422异步串行卡的通信方法，其 特征在于所述接收模块(21)在数据接收状态，接收一帧数据的过程为所述接收模块(21) 内部还固化有第二定时器，当接收模块(21)进入数据接收状态时，第二定时器开始计时，且 每次接受完一个字节数据后，第二定时器清空已记录的时间，然后重新计时；当第二定时器 计时超过规定时间时，锁存接收缓存，接收完一帧数据。
全文摘要
具有硬件定时发送功能的RS422异步串行卡及其通信方法，它涉及一种RS422异步串行卡及其通信方法，它解决了目前市场上的串行通讯卡因采用软件定时来完成数据发送而导致的数据丢帧问题。所述RS422异步串行卡，它包括RS-422电平转换电路、FPGA、总线控制器和CPCI总线连接器，所述FPGA中固化有接收模块、发送模块、第一定时器和内部时钟；所述通信方法，它包括数据接收过程和定时数据发送过程。本发明采用硬件缓存的方法，能够有效地解决因非实时行操作系统导致的丢帧问题，本发明能够应用于雷达、雷达模拟器以及数控转台控制和数据监测等领域，完成对雷达、雷达模拟器、数控转台等定时数据设置和定时状态监测。
文档编号G06F13/40GK101777034SQ20101012872
公开日2010年7月14日 申请日期2010年3月22日 优先权日2010年3月22日
发明者乔立岩, 付宁, 刘通, 彭喜元, 赵欣, 马云彤 申请人:哈尔滨工业大学