专利名称：：一种冗余仲裁机制的可重构星载计算机的制作方法
技术领域：
：本发明涉及一种冗余仲裁机制下的可重构星载计算机，可用于提高星载计算机的处理能力，可靠性及功能的灵活性，并有效控制能耗，特别适用于微、纳卫星电子系统技术需求。
背景技术：
：星载计算机是卫星电子系统的关键技术之一，用于星上任务调度、姿轨确定与控制解算、地面指令解析与分发及测控通信管理等，是卫星的任务处理核心。星载计算机一般基于某种成熟的嵌入式硬件平台，具备实时的多任务处理功能。随着空间任务日趋复杂与多样化，微卫星、纳卫星及多星组网、编队技术发展迅速，卫星体积小型化，功能复杂化与管理自主化等特点使得研发高性能、高可靠、低功耗的星载计算机等卫星设备迫在眉睫。传统的星载计算机处理能力弱，任务单一，而作为卫星处理核心，为保证其可靠运行，通常采取简单的多机热备份配置，成本与功耗难以控制；同时，卫星软件相对固定、功能简单，且不具备在线升级等功能。面对诸多技术不足，近年来国内外正在针对星载计算机硬件的高性能、高可靠、低功耗、小体积技术与软件的可重构、可升级技术开展探索与研究，但受制于航天可靠性要求的特殊性，大多采用多个低速处理器分散处理，开关控制多机备份和星上软件备份与恢复等简单技术，依然无法很好的解决高性能与低功耗、多功能与高可靠以及复杂软件与升级重构等矛盾。总之，目前国内外还没有在兼顾性能、可靠性和功耗等指标方面比较完备的星载计算机，本发明针对此提出了一种冗余仲裁机制下的可重构星载计算机。
发明内容本发明的技术解决问题是克服现有技术不足，提供一种冗余仲裁机制的可重构星载计算机，该星载计算机处理能力强、可靠性高、功能与结构灵活，能耗低。本发明的技术解决方案是一种冗余仲裁机制的可重构星载计算机，包括主处理单元、备份处理单元、仲裁模块、电源管理模块及故障检测、自校验及双机切换仲裁算法；主处理单元由PowerPC处理器、处理器配置CPLD、存储器、软件重构接口、CAN总线接口组成，PowerPC处理器通过数据、地址总线分别与处理器配置CPLD和存储器连接，并从处理器配置CPLD读取配置字进行主频、时钟及接口初始化配置，从存储器中加载VxWorks操作系统、星务管理、姿轨测量与控制功能的星载计算软件，软件重构接口通过PowerPC处理器的SCC接口扩展，提供星载计算机软件在轨重构接口，CAN总线接口通过PowerPC处理器的SPI接口扩展，提供星载计算机与星上其他外设通信链路，备份处理单元功能、结构与主处理单元相同并构成双机冷备份，在故障情况下进行双机切换，仲裁模块内存故障检测、自校验及双机切换仲裁算法，对主处理单元和备份处理单元进行故障检测和切换仲裁，电源管理模块提供星载计算机二次电源及主处理单元和备份处理单元的供电切换开关。所述PowerPC处理器为PowerPC82XX系列处理器，包括PowerPC8260、PowerPC8270、PowerPC8280o所述的软件重构接口通过SCC接口连接至PowerPC处理器，软件重构接口遵从UART串行通信协议及RS422电平协议，对存储器内原有的星载计算机软件漏洞、异常或功能升级提供软件重构通道，地面监控站将所需要代码分包上传至星上通信设备，通过软件重构接口传至处理器，实现对有问题的星载计算机软件进行修正、替换或升级重构，或对星载计算机进行在线调试。所述的仲裁模块包括主FPGA、冗余FPGA，及内存故障检测、自校验及双机切换仲裁算法；主FPGA和冗余FPGA通过I/O接口分别与主处理单元和备份处理单元连接，并构成两级硬件看门狗故障检测电路，主FPGA和冗余FPGA之间通过I/O接口连接，构造看门狗进行相互检测，当仲裁模块的内存故障检测、自校验及双机切换仲裁算法检测、判断出主处理单元、备份处理单元或自身故障时，形成对处理单元双机的切换指令或仲裁模块自身的复位指令，通过主FPGA的I/O接口传送至电源管理模块执行。所述的故障检测、自校验及双机切换仲裁算法包含仲裁模块对主处理单元和备份处理单元的故障检测、判别算法，仲裁模块内部的自校验算法，及冗余分析、双机切换仲裁算法；故障检测、判别算法是在故障检测允许时间内，主FPGA和冗余FPGA利用看门狗分别检测处于工作状态的主处理单元或备份处理单元喂狗信号，并直接判别主处理单元或备份处理单元是否故障；自校验算法为仲裁模块内部的主FPGA和冗余FPGA互相检测喂狗信号，判别对方是否故障；冗余分析、双机切换仲裁算法是主FPGA综合了自身和冗余FPGA对主处理单元或备份处理单元故障状态的直接判别结果以及自校验算法中主FPGA、冗余FPGA之间故障检测的互判结果进行逻辑递推以确定主FPGA和冗余FPGA的各判别结果是否存在逻辑矛盾，并通过比较故障率大小，最终对双机的切换或FPGA的复位做出仲裁。所述逻辑递推的方法为若主FPGA和冗余FPGA对主处理单元或备份处理单元判别结果一致，即认可主FPGA和冗余FPGA的检测结果，不考虑主FPGA与冗余FPGA的互判结果；若主FPGA和冗余FPGA对主处理单元或备份处理单元的判别结果不一致，则进一步对比主FPGA和冗余FPGA互相检测的互判结果如主FPGA和冗余FPGA判别对方无故障，等于肯定对方对主处理单元或备份处理单元的直接判别结果，当判别对方状态异常，等于否定对方对主处理单元或备份处理单元的直接判别结果，此过程可通过综合FPGA的互判结果间接判别主处理单元或备份处理单元状态，当主FPGA和冗余FPGA对主处理单元或备份处理单元的间接判别与直接判别结果不一致时，认为该FPGA逻辑递推矛盾，出现故障；若逻辑递推结果无矛盾，再根据故障率大小进一步定位可能发生故障的设备，因为主处理单元或备份处理单元、主FPGA和冗余FPGA中任两方同时发生故障的概率小于第三方单独发生故障的概率，所以逻辑递推结果中一方发生故障的判别结果更为可信；当逻辑递推结果显示主FPGA与冗余FPGA均存在矛盾导致无法确定主处理单元或备份处理单元是否故障时，认为仲裁模块整体故障，FPGA即产生模块自身复位指令，复位后继续检测。所述电源管理模块由电压转换模块、MCU及电磁继电器组成；电压转换模块对卫星一次电源进行二次转换，为星载计算机各部分提供所需的电源，MCU通过I/O接口与仲裁模块连接，接收的对主处理单元、备份处理单元的双机切换指令和对仲裁模块的复位指令，通过I/O电平控制电磁继电器执行双机切换或复位。本发明的原理是采用高性能处理器作为处理单元运算平台，以及嵌入式实时操作系统实现卫星复杂任务的调度；进行双机冷备份设置，保证同时刻只需一台处理单元完成卫星任务，而发生故障时另外一台方上电工作，取代故障机，以有效控制总体功耗。利用处理单元中PowerPC处理器的可通过SCC接口启动的特点，将其设计为支持串行通信协议的UART接口以支持程序加载，再将通信链路转为RS422电平，实现可靠的代码在轨调试与软件重构。仲裁模块的两组FPGA对处理单元构成两级硬件看门狗进行故障检测并进行互相校验，在综合各检测结果基础上依据逻辑推导结果的传递关系和发生故障的概率比较，对数据处理单元及其存储器在空间粒子辐射或其它电器问题影响下发生的粒子翻转、闩锁等故障判决双机切换。其中故障检测、判别算法及自校验算法流程相似，主要公式如下A=0or1①B=Sv-Cwd=0or其他②式①中，A表示是否收到喂狗信号电平序列，“0”表示收到，“1”表示未收到；式②中Sv为采样得到的喂狗信号电平序列，Cm为星上规定喂狗指令，B表示比对结果，结果“0”表示喂狗信号正确，“1”表示错误；可见，只有A+B=0时，故障判别结果将为正常，否则为故障。仲裁模块的故障检测、自校验及双机切换仲裁算法，输入分别来自两组FPGA对同一处理单元的检测，以及仲裁模块的自校验，主FPGA(4)和冗余FPGA(5)通过比较对主处理单元(1)或备份处理单元(2)的直接判别结果与互判中的间接判别结果，排除逻辑递推矛盾，继而比较故障率进精确定位故障设备，一般的，处理单元与FPGA的故障率在设计选型之初就已明确，假设，如？、？1；分别为处理单元、主？64及冗余FPGA的故障率，根据实际设计指标，满足1>>Pp>pM=ρκ>0，故依据概率论原理，三者中两者同时故障的概率应小于其中任一者发生故障的概率，而且卫星在通常状态下不考虑三者同时故障的情况。因此仲裁推导应初步遵从以下公式PpXpM<Pp<Pe(5)PpXpE<Pp<Pm(6)pMXpE<Pp(7)最终，利用MCU和继电器构成的电源管理模块付诸实施，从而保证星载计算机能够正常工作，提高容错能力。本发明与现有技术相比的优点在于在改善传统星载计算机软、硬件构成的基础上，构建了一种更加适合微、纳卫星技术发展需求的处理能力强、可靠性更高、功能灵活，总体功耗小的高性能星载计算机，它具有以下优点(1)处理单元相比其它星载计算机的数据处理设备，选用高主频的处理器，处理能力强、功能接口丰富；冷备份设置确保了同时刻只有一台处理单元工作，总体降低了功耗，适合今后微、纳卫星集成化高，任务复杂、低功耗等发展需求；(2)软件重构接口为在轨运行的软件故障或需要升级时，方便实现软件重构的星地通信链路接口，而且基于差分电平的RS422串行通信模式，保证了上传代码传输的可靠性，从而提高了星载计算机的可靠性，并使卫星在入轨后进行性能改善、功能扩展成为可能；(3)本发明的仲裁模块由两组高性能、低功耗(百毫瓦以内)FPGA组成。工作在空间环境下的航天器中，FPGA表现出极高的可靠性，因此用于星载计算机处理单元的故障检测和双机切换仲裁。对于在轨运行的星载计算机存储器，很可能在空间辐照下，引发单粒子翻转、闩锁等故障，造成数据、指令错误，或软件跑飞，有时甚至导致硬件的损坏。因此冗余仲裁模块设计成双FPGA组合的两级硬件看门狗对处理单元进行实时故障监视，提高了星载计算机本身的可靠性。(4)本发明的多输入冗余仲裁等算法使星载计算机在运行时能快速发现故障、及时排除故障干扰恢复正常工作，判断准确，效率高，提高了系统可靠性。图1为本发明的结构框图；图2为本发明中的主处理单元与备份处理单元电路框图；图3为本发明中的冗余仲裁模块电路框图；图4为本发明中的故障检测、判别算法流程图；图5为本发明中的冗余分析、双机切换仲裁算法流程图；图6为本发明中的电源管理模块电路框图。具体实施例方式如图1所示，本发明包括主处理单元1、备份处理单元2、仲裁模块3、电源管理模块6，其中主处理单元1、备份处理单元2功能、结构相同，具备软件可重构接口，采取双机冷备份设置，通常状态下主处理单元1加电工作，备份处理单元2不加电，当主处理单元1发生故障，则切换至备份处理单元2工作模式，若备份处理单元2发生故障，则切回至主处理单元1工作模式。本发明的主处理单元1、备份处理单元2是星载计算机运算核心，可提供166450MHz处理器主频及66MHz总线频率，采用VxWorks嵌入式实时多任务操作系统平台，可完成传统卫星分散式结构中所有分系统处理器的任务，能大大改善星载计算机处理能力，提高集成化程度，适合卫星任务、算法复杂化需求。主处理单元1由PowerPC处理器8、处理器配置CPLD9、存储器10、软件重构接口11及CAN总线接口12组成，PowerPC处理器8通过自身数据地址总线分别与处理器配置CPLD9和存储器10连接，且通过I/O接口与仲裁模块3连接。PowerPC处理器8为星载计算机数据处理单元的CPU，处理器配置CPLD9用于上电时对CPU进行初始配置，存储器10用于存储星载计算机软件，软件重构接口11作为星上软件重构通道，由PowerPC处理器8的SCC接口扩展，CAN总线接口12由PowerPC处理器8的SPI接口扩展，用于星载计算机与星上其它外设备通信，仲裁模块3内存故障检测、自校验及双机切换仲裁算法7，用于星载计算机处理单元的故障检测与容错。如图2所示，本发明的主处理单元1及备份处理单元2均采用以PowerPC处理器8为核心的嵌入式硬、软件平台，PowerPC处理器通过地址、数据总线分别与处理器配置CPLD9和存储器10连接，存储器10包括SDRAM和FLASH，CAN总线接口通过PowerPC处理器的SPI接口扩展，CAN控制器、收发器分别采用MCP2515和SN65HVD231，软件重构接口利用PowerPC处理器的SCC(串行通信控制器)接口扩展为UART协议的串口，再通过MAX3491转换为RS422电平，地面上传的程序代码直接由Power。PowerPC处理器8为PowerPC82XX系列处理器，包括PowerPC8260、PowerPC8270、PowerPC8280。如图3所示，本发明中的仲裁模块3通过VHDL硬件逻辑语言实现故障检测、自校验及双机切换仲裁算法，其中算法输入分别来自两组FPGA对同一处理单元的检测，以及仲裁模块的自校验，它对星载计算机处理单元进行故障检测和自校验，综合两类检测四种判别结果进行冗余仲裁推导，得出处理单元切换或仲裁模块复位的仲裁结果通报电源管理模块执行。仲裁模块3具体由主FPGA4和冗余FPGA5组成，仲裁模块3通过I/O接口与处理单元，电源管理模块6等外部设备连接，内部的主FPGA4与冗余FPGA5通过I/O接口相互连接。主FPGA4分别接收主处理单元1和备份处理单元2的喂狗信号，根据喂狗信号判别是否故障，并将判别结果加入下一步冗余分析过程，冗余FPGA5也分别接收主处理单元1和备份处理单元2的喂狗信号，判别是否故障，并将判别结果通过I/O接口发送给主FPGA4，加入下一步冗余分析过程。同时，主FPGA4与冗余FPGA5通过I/O接口发送自身健康状态信号并互相检测并判别是否故障，将判别结果送至主FPGA4，加入下一步冗余分析过程。主FPGA4综合分析各判别结果，进行冗余分析，生成双机切换或仲裁模块复位的指令，通过I/O接口输出仲裁指令至电源管理模块6。如图4所示，本发明的故障检测、判别算法流程为在FPGA上电启动看门狗定时器后，将A赋值1(A表示是否收到喂狗信号)，然后等待处理单元喂狗信号，在定时器溢出前如未接到喂狗信号，B赋值1(B表示比对结果)，计时器清零，C=A+B非0(C表示故障判别结果)，判别处理单元故障，发送结果至冗余分析、双机切换仲裁算法，否则，接到喂狗信号，则B赋值0，计时器清零，进而比对喂狗指令，如正确则A赋0，C=A+B=0，判别处理单元正常，发送结果至冗余分析、双机切换仲裁算法。此外，两组FPGA之间的自校验算法与上述流程基本相同。即在两组FPGA互相构成看门狗检测电路基础上，上电后两组FPGA均启动各自的看门狗定时器，将A’赋值1(A’表示是否收到喂狗信号)，然后等待对方的喂狗信号，在定时器溢出前如未接到喂狗信号，B’赋值1(B’表示比对结果)，计时器清零，C，=A'+B，非0(C’表示故障判别结果)，判别对方故障，将判别结果作为主FPGA中冗余分析、双机切换仲裁算法的输入，相反若接到喂狗信号，则B’赋值0，计时器清零，进而比对喂狗指令，如正确则A’赋0，C’=A'+B’=0，判别对方的FPGA正常，亦将判别结果作为主FPGA4中冗余分析、双机切换仲裁算法的输入。如图5所示，本发明的冗余分析、双机切换仲裁算流程图，主FPGA4将仲裁模块对处理单元的故障判别结果与仲裁模块自检结果进行比较、分析，通过判断逻辑递推是否存在矛盾以及进行故障率计算、比较，逐步判定故障所在，做出对处理单元的故障裁决，并生成仲裁指令。按照卫星设备实际情况，仲裁推算需满足以下前提处理单元与仲裁模块的可靠性指标确定，两组FPGA可靠性相同且高于处理单元，不考虑处理单元与两组FPGA三者同时故障的情况。据此，表中归纳了各种判别结果。首先，认为逻辑推导存在可传递性，即主FPGA4或冗余FPGA5互相校验时判别对方状态正常，等于肯定对方对主处理单元1或备份处理单2的判别结果，当判别对方状态异常，等于否定对方对主处理单元1或备份处理单元2的判别结果，例如主FPGA4直接通过看门狗判别处理单元“正常”，冗余FPGA5判别处理单元“异常”，主FPGA4判别冗余FPGA5“正常”，冗余FPGA5判别主FPGA4“异常”，通过分析以上判别结果可知，在主FPGA4判别冗余FPGA5“正常”后，应该间接认可冗余FPGA5对处理单元的判别，递推出处理单元“异常”，但主FPGA4自身判别处理单元为“正常”，说明主FPGA4逻辑递推结果存在矛盾，判别结果不可信，此时应遵从冗余FPGA5的判别，做出处理单元“异常”需切换的仲裁。其次，通过上述推到后，主FPGA4与冗余FPGA5逻辑递推结果均无矛盾，则根据三者中两者同时发生故障的概率小于其中任一者发生故障的概率原则，定位故障设备。例如，主FPGA4判别处理单元“正常”，判别冗余FPGA5“异常”，而冗余FPGA5判别处理单元与主FPGA4均“异常”，则根据pPXpM<pK，故此，应遵从主FPGA4的判别，做出处理单元“正常”的仲裁，依上述两条准则可推出图5输入-输出表中各种结果。另外，当果主FPGA4与冗余FPGA5对主处理单元1或备份处理单元2判别结果一致时，即认可主FPGA4或冗余FPGA5的检测结果，不考虑主FPGA4与冗余FPGA5的互判结果；当主FPGA4与冗余FPGA5对处理单元的检测结果不一致，且逻辑递推结果显示主FPGA4与冗余FPGA5均存在矛盾时，认为仲裁模块出现整体故障而产生仲裁模块自身复位仲裁指令，电源管理模块将对仲裁模块实施复位，重新进行检测。如表1所示，本发明的冗余分析、双机切换仲裁算法结果表，表中每行代表一种判别情况及相应的逻辑推导结果和仲裁指令，其中“可忽略”表示仲裁模块的自校验结果不影响冗余分析、双机切换仲裁推算结果；“_”表示相应的步骤不执行。表1Γ^^Γ^^对处主FPGA主FPGAFPGA判FPGA判递推结果故障理单生成指判别处判别冗别处理别主是否存在矛率比元仲令理单元余FPGA单元结FPGA结盾较裁结类型结果结果果果果WM^WM^11无指令Γ^^Γ^^对处主FPGA主FPGAFPGA判FPGA判递推结果故障理单生成指判别处判别冗别处理别主是否存在矛率比元仲令理单元余FPGA单元结FPGA结盾较裁结类型结果结果果果果两组FPGA=Wm仲裁模TP堂后堂TP堂TP堂Icφ升币Icφicφ均有矛盾定块复位PpXPm正常异常异常异常否正常无指令<PE冗余FPGA正常异常异常正常_正常无指令有矛盾主FPGA有矛双机切正常异常正常异常异常盾换双机切异常异常可忽略可忽略_-异常换PpXPe异常正常异常异常否正常无指令<PM主FPGA有矛异常正常正常异常-正常无指令盾<table>tableseeoriginaldocumentpage11</column></row><table>如图6所示，本发明的电源管理模块6，利用DC/DC将卫星一次电源转换为星载计算机所需的二次电源，通过四个电磁继电器开关，分别连接到主处理单元1、备份处理单元2、主FPGA4和冗余FPGA5，低功耗(十毫瓦以内)MCU(微控制器)接收来自仲裁模块的指令，从而控制电磁继电开关执行处理单元的切换或仲裁模块的复位。本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。权利要求一种冗余仲裁机制的可重构星载计算机，其特征在于包括主处理单元(1)、备份处理单元(2)、仲裁模块(3)、电源管理模块(6)；主处理单元(1)由PowerPC处理器(8)、处理器配置CPLD(9)、存储器(10)、软件重构接口(11)、CAN总线接口(12)组成，PowerPC处理器(8)通过数据、地址总线分别与处理器配置CPLD(9)和存储器(10)连接，并从处理器配置CPLD(9)读取配置字进行主频、时钟及接口初始化配置，从存储器(10)中加载VxWorks操作系统、星务管理、姿轨测量与控制功能的星载计算软件，软件重构接口(11)通过PowerPC处理器(8)的SCC接口扩展，提供星载计算机软件在轨重构接口，CAN总线接口(12)通过PowerPC处理器(8)的SPI接口扩展，提供星载计算机与星上其他外设通信链路，备份处理单元(2)功能、结构与主处理单元(1)相同并构成双机冷备份，在故障情况下进行双机切换，仲裁模块(3)内存故障检测、自校验及双机切换仲裁算法(7)，对主处理单元(1)和备份处理单元(2)进行故障检测和切换仲裁，电源管理模块(6)提供星载计算机二次电源及主处理单元(1)和备份处理单元(2)的供电切换开关。2.根据权利要求1所述的冗余仲裁机制的可重构星载计算机，其特征在于所述PowerPC处理器(8)为PowerPC82XX系列处理器，包括PowerPC8260、PowerPC8270、PowerPC8280o3.根据权利要求1所述的冗余仲裁机制的可重构星载计算机，其特征在于所述的软件重构接口(11)通过SCC接口连接至PowerPC处理器(8)，软件重构接口(11)遵从UART串行通信协议及RS422电平协议，对存储器(10)内原有的星载计算机软件漏洞、异常或功能升级提供软件重构通道，地面监控站将所需要代码分包上传至星上通信设备，通过软件重构接口(11)传至处理器(8)，实现对有问题的星载计算机软件进行修正、替换或升级重构，或对星载计算机进行在线调试。4.根据权利要求1所述的冗余仲裁机制的可重构星载计算机，其特征在于所述的仲裁模块(3)包括主FPGA(4)、冗余FPGA(5)，及内存故障检测、自校验及双机切换仲裁算法(7)；主FPGA(4)和冗余FPGA(5)通过1/0接口分别与主处理单元(1)和备份处理单元(2)连接，并构成两级硬件看门狗故障检测电路，主FPGA(4)和冗余FPGA(5)之间通过1/0接口连接，构造看门狗进行相互检测，当仲裁模块(3)的内存故障检测、自校验及双机切换仲裁算法(7)检测、判断出主处理单元(1)、备份处理单元(2)或自身故障时，形成对处理单元双机的切换指令或仲裁模块自身的复位指令，通过主FPGA(4)的1/0接口传送至电源管理模块(6)执行。5.根据权利要求4所述的冗余仲裁机制的可重构星载计算机，其特征在于所述的故障检测、自校验及双机切换仲裁算法(7)包含仲裁模块(3)对主处理单元(1)和备份处理单元(2)的故障检测、判别算法，仲裁模块(3)内部的自校验算法，及冗余分析、双机切换仲裁算法；故障检测、判别算法是在故障检测允许时间内，主FPGA(4)和冗余FPGA(5)利用看门狗分别检测处于工作状态的主处理单元(1)或备份处理单元(2)喂狗信号，并直接判别主处理单元(1)或备份处理单元(2)是否故障；自校验算法为仲裁模块⑶内部的主FPGA⑷和冗余FPGA(5)互相检测喂狗信号，判别对方是否故障；冗余分析、双机切换仲裁算法是主FPGA(4)综合了自身和冗余FPGA(5)对主处理单元(1)或备份处理单元(2)故障状态的直接判别结果及自校验算法中主FPGA(4)、冗余FPGA(5)之间故障检测的互判结果进行逻辑递推以确定主FPGA(4)和冗余FPGA(5)的各判别结果是否存在逻辑矛盾，并通过比较故障率大小，最终对双机是否需切换或仲裁模块(3)自身复位做出仲裁。6.根据权利要求5所述的冗余分析、双机切换仲裁算法，其特征在于所述逻辑递推的方法为若主FPGA(4)和冗余FPGA(5)对主处理单元(1)或备份处理单元(2)判别结果一致，即认可主FPGA(4)和冗余FPGA(5)的检测结果，不考虑主FPGA(4)与冗余FPGA(5)的互判结果；若主FPGA(4)和冗余FPGA(5)对主处理单元(1)或备份处理单元(2)的判别结果不一致，则进一步对比主FPGA(4)和冗余FPGA(5)互相检测的互判结果如主FPGA(4)和冗余FPGA(5)判别对方无故障，等于肯定对方对主处理单元(1)或备份处理单元(2)的直接判别结果，当判别对方状态异常，等于否定对方对主处理单元(1)或备份处理单元(2)的直接判别结果，此过程可通过综合FPGA的互判结果间接判别主处理单元(1)或备份处理单元(2)状态，当主FPGA(4)或冗余FPGA(5)对主处理单元(1)或备份处理单元(2)的间接判别与直接接判别结果不一致时，认为该FPGA判别结果存在矛盾，出现故障；若逻辑递推结果无矛盾，再根据故障率大小进一步定位可能发生故障的设备，因为主处理单元(1)或备份处理单元(2)、主FPGA(4)和冗余FPGA(5)中任两方同时发生故障的概率小于第三方单独发生故障的概率，所以逻辑递推结果中一方发生故障的判别结果更为可当逻辑递推结果显示主FPGA(4)与冗余FPGA(5)均存在矛盾导致无法确定主处理单元⑴或备份处理单元⑵是否故障时，认为仲裁模块⑶整体故障，FPGA(4)即产生模块自身复位指令，复位后继续检测。7.根据权利要求1所述的冗余仲裁机制的可重构星载计算机，其特征在于所述电源管理模块(6)由电压转换模块、MCU及电磁继电器组成；电压转换模块对卫星一次电源进行二次转换，为星载计算机各部分提供所需的电源，MCU通过I/O接口与仲裁模块(3)连接，接收的对主处理单元(1)、备份处理单元(2)的双机切换指令和对仲裁模块(3)的复位指令，通过I/O电平控制电磁继电器执行双机切换或复位。全文摘要一种冗余仲裁机制下的可重构星载计算机，由主处理单元、备份处理单元、仲裁模块、电源管理模块组成，其中主、备份处理单元采用双机冷备份模式，基于PowerPC处理器及软件可重构接口，可通过星地链路实现星载计算机的软件重构。仲裁模块内部存储星载计算机故障检测、自校验及双机双机切换仲裁算法，由两组FPGA构成，分别实时检测处理单元故障并进行内部自校验，形成对主、备份处理单元故障判别及双机切换的冗余仲裁，最后以指令形式将复位、切换等仲裁结果通报电源管理模块执行。本发明的可重构星载计算机进行处理单元冷备份设计，利用仲裁模块进行故障检测与双机切换，处理能力强、功能灵活、可靠性高，能耗低，对微、纳卫星电子系统研制有重要价值。文档编号G06F15/80GK101833536SQ201010152538公开日2010年9月15日申请日期2010年4月16日优先权日2010年4月16日发明者孙科,房建成,朱庄生申请人:北京航空航天大学