专利名称：串行总线时钟脉冲频率校准系统及其方法
技术领域：
本发明涉及一种串行总线时钟脉冲频率校准系统及其方法，特别是一种串行总线时钟脉冲频率校准系统及其方法，用于多段式提升串行总线主机与装置之间传输数据时的时 中脉冲频率精确度(Clock Frequency Resolution)。
背景技术：
因为现有的各类型消费性电子产品如通信装置(如手机)、影像撷取装置、存储装置及上网装置，无不朝高分辨率或高画质或高存储容量等功能发展，因而需处理大量的数字内容。为了方便使用者能快速传输大量数字内容于主机(Host)与其周边装置(Device) 之间，该等消费性电子产品大多设置有较为普及的高速串行总线(Serial bus)传输架构如通用性串行总线(Universe Serial Bus, USB)传输架构或IEEE1394传输架构。以目前USB传输架构为例，USB的最新标准已进展到3.0版的规范，其不仅与USB 2.0版兼容并拥有大部分USB 2.0的原有功能(如仍维持125微秒的微帧计时范围(Microframe timer range))，且该USB 3. 0规范还可以提供高达5Gbps的超高速 (Super-speed)信号传输速率，这比起高速或全速(High speed或Full speed)USB 2· 0的最高信号传输速率480Mbps快十倍以上；但正因为如此，在传输USB3.0的超高速传输信号时可容许的频率误差相对低于传输USB 2.0的高速或全速传输信号时可容许的频率误差。如图1所示，即显示一种现有USB接口数据传输架构，包括一 USB主机10属于USB 2.0版规范及一 USB装置12属于USB 2. 0版或USB 3. 0版规范，且该USB主机10及USB 装置12透过两者之间相对应的USB 2. 0接口相互连接并进行USB 2. 0规范的高速或全速信号传输；然而，USB接口要求的传输信号频率的精确度要高，因此在图1的USB装置12中的USB控制芯片中使用一外部石英振荡元件14来产生时钟脉冲(Clock)频率作为其工作频率，但使用外部石英振荡元件不仅成本较高，且与USB主机10传来的USB 2. 0版规范的输入信号相比，此工作频率可能存在频率误差的问题。假设另一种情况是该USB主机10及 USB装置12皆属于USB 3.0版规范，由于USB装置12接收USB 3. 0的超高速传输信号时可容许的频率误差更低于接收USB 2. 0的高速或全速传输信号时可容许的频率误差，也就是对USB 3.0的超高速传输信号的时钟脉冲频率精确度(Clock Frequency Resolution)的要求会更高。又如图2所示，为台湾发明专利公开号第200719154号(下称’ 154号公开专利说明书)所揭的另一种现有USB接口数据传输架构，其包括一 USB主机20及一 USB装置M 之间进行USB信号传输。于’ IM号公开专利说明书图2所揭的USB装置中，需额外使用一频率信号源(请参考’ 154号公开专利说明书图7所揭的参考时钟脉冲产生电路132)依据输出修正，作为一参考时钟脉冲信号，再经由一频率合成器(请参考’巧4号公开专利说明书图7所揭的一锁相回路(PLL) 134)依据该参考时钟脉冲信号以校正其工作频率，然而此设计过于复杂，有元件成本过高的问题，且利用参考时钟脉冲产生电路来产生频率信号源以校正其工作频率，对USB传输信号而言，仍存在频率不精确的问题。特别是如果该USB主机20及USB装置22皆属于USB 3. 0版规范时，对USB 3. 0的超高速传输信号的时钟脉冲频率精确度的要求还要更高。
发明内容
为解决前述现有技术中存在的问题，本发明的一个主要目的在于提供一种串行总线时钟脉冲频率校准系统及其方法，整合了具不同频率调控范围的两阶段时钟脉冲频率精确度校正，可获取最佳的频率精确度(Clock FrequencyResolution) 0同时，本发明的另一目的在于提供一种串行总线时钟脉冲频率校准系统及其方法，其可执行多段式的时钟脉冲频率精确度校正，故能大幅简化系统设计，使元件成本降低。为达上述发明目的，本发明的一第一实施例提供一种串行总线时钟脉冲频率校准系统运用于一 USB装置上并自该USB装置接收一第一型串行总线输入信号且该第一型串行总线输入信号具有至少一帧起始(Mart of frame，简称S0F)周期信号及一参考时钟脉冲频率。该串行总线时钟脉冲频率校准系统包括一第一频率调整装置、一第二频率调整装置及一振荡器，其中当该串行总线时钟脉冲频率校准系统操作时，该第一频率调整装置及第二频率调整装置分别对振荡器进行两阶段的时钟脉冲频率精确度校正。前述第一型串行总线输入信号为符合USB 2. O规范的输入信号。该第一频率调整装置基于SOF周期信号及振荡器输出的时钟脉冲频率，产生一第一控制信号来设定一第一阶频率调控范围，藉以持续调整振荡器输出的时钟脉冲频率，直到获得一符合SOF周期信号的间隔时间的第一时钟脉冲频率，以及同时产生一第二控制信号。实质上，该第一频率调整装置是与振荡器组成一第一阶频率获取回路以更改或维持振荡器输出的时钟脉冲频率。该第二频率调整装置基于第二控制信号的致能及参考时钟脉冲频率的相位或波形边缘，产生一第三控制信号来设定一第二阶频率调控范围，藉以持续调整该振荡器输出的时钟脉冲频率，直到获得一趋近于前述参考时钟脉冲频率的第二时钟脉冲频率。实质上， 该第二频率调整装置是与此振荡器组成一第二阶频率获取回路以更改或维持振荡器输出的时钟脉冲频率，且该第二阶频率获取回路为一种锁相回路或锁频回路。此外，本发明的一第二实施例提供一种串行总线时钟脉冲频率校准方法，运用于一 USB装置上且该USB装置具有第一频率调整装置及第二频率调整装置及振荡器，该方法包括下列步骤当该USB装置接收到一第一型串行总线输入信号且该第一型串行总线输入信号具有至少一 SOF周期信号及一参考时钟脉冲频率时，利用该第一频率调整装置，根据该振荡器输出的不同时钟脉冲频率所计算出的该SOF周期信号的间隔时间是否正确，产生一第一控制信号更改或维持该振荡器输出时钟脉冲频率，直到获取一符合SOF周期信号的间隔时间的第一时钟脉冲频率，并同时产生一第二控制信号；以及当该第二控制信号致能该第二频率调整装置时，该第二频率调整装置依据前述参考时钟脉冲频率与该振荡器输出的时钟脉冲频率两者之间的相位差或波形边缘差，产生一第三控制信号更改或维持该振荡器输出的时钟脉冲频率，直到获取一符合前述参考时钟脉冲频率的第二时钟脉冲频率。
本发明的一第三实施例提供一种串行总线时钟脉冲频率校准系统运用于一 USB 装置上并自该USB装置接收一第一型串行总线输入信号或接收一第二型串行总线输入信号，其中该第一型串行总线输入信号具有至少一 SOF周期信号及一参考时钟脉冲频率且该第二型串行总线输入信号具有至少一特定封包。该串行总线时钟脉冲频率校准系统包括 一第一频率调整装置、一第二频率调整装置、一第三频率调整装置及一振荡器，其中当该串行总线时钟脉冲频率校准系统操作时，该第一频率调整装置、第二频率调整装置及第三频率调整装置分别对振荡器进行多阶段的时钟脉冲频率精确度校正。前述第一型串行总线输入信号为符合USB 2. 0规范的输入信号，以及第二型串行总线输入信号为符合USB 3. 0规范的输入信号。该第三实施例的第一频率调整装置及第二频率调整装置与前述第一实施例相同。该第三频率调整装置基于第二型串行总线输入信号中特定封包所含的时间信息及振荡器输出的时钟脉冲频率，产生一第四控制信号来设定振荡器的一第三阶频率调控范围，藉以持续调整振荡器输出的时钟脉冲频率，直到获得一符合该至少一特定封包对应的间隔时间的第三时钟脉冲频率。实质上，该第三频率调整装置是与振荡器组成一第三阶频率获取回路以更改或维持振荡器输出的时钟脉冲频率。此外，本发明的一第四实施例提供一种串行总线时钟脉冲频率校准系统运用于一 USB装置上并自该USB装置接收一第一型串行总线输入信号或接收一第二型串行总线输入信号，其中该第一型串行总线输入信号具有至少一 SOF周期信号及一参考时钟脉冲频率且该第二型串行总线输入信号具有至少一特定封包。该串行总线时钟脉冲频率校准系统包括一第一频率调整装置、一第二频率调整装置及一振荡器，其中当该串行总线时钟脉冲频率校准系统操作时，该第一频率调整装置及第二频率调整装置分别对振荡器进行多阶段的时钟脉冲频率精确度校正。前述第一型串行总线输入信号为符合USB 2.0规范的输入信号，以及第二型串行总线输入信号为符合USB 3. 0规范的输入信号。该第一频率调整装置基于SOF周期信号及振荡器输出的时钟脉冲频率，产生一第一控制信号来设定一第一阶频率调控范围，藉以持续调整振荡器输出的时钟脉冲频率，直到获得一符合SOF周期信号的间隔时间的第一时钟脉冲频率并产生一第二控制信号。实质上，该第一频率调整装置是与振荡器组成一第一阶频率获取回路以更改或维持振荡器输出的时钟脉冲频率。该第二频率调整装置基于第二型串行总线输入信号中特定封包所含的时间信息及振荡器输出的时钟脉冲频率，产生一第二控制信号来设定振荡器的一第二阶频率调控范围，藉以持续调整振荡器输出的时钟脉冲频率，直到获得一符合该至少一特定封包对应的间隔时间的第二时钟脉冲频率。实质上，该第二率调整装置是与振荡器组成一第二阶频率获取回路以更改或维持振荡器输出的时钟脉冲频率。本发明的一第五实施例提供一种串行总线时钟脉冲频率校准方法，运用于一 USB 装置上且该USB装置具有第一频率调整装置、第二频率调整装置、第三频率调整装置及振荡器，该方法包括下列步骤当该USB装置接收到一第一型串行总线输入信号且该第一型串行总线输入信号具有至少一 SOF周期信号及一参考时钟脉冲频率时，利用该第一频率调整装置，根据该振荡器输出的不同时钟脉冲频率所计算出的该SOF周期信号的间隔时间是否正确，产生一第一控制信号更改或维持该振荡器输出时钟脉冲频率，直到获取一符合SOF周期信号的间隔时间的第一时钟脉冲频率，并同时产生一第二控制信号；当该第二控制信号致能该第二频率调整装置时，该第二频率调整装置依据前述参考时钟脉冲频率与该振荡器输出的时钟脉冲频率两者之间的相位差或波形边缘差，产生一第三控制信号更改或维持该振荡器输出的时钟脉冲频率，直到获取一符合前述参考时钟脉冲频率的第二时钟脉冲频率；以及当该USB装置接收到一第二型串行总线输入信号且该第二型串行总线输入信号具有至少一特定封包时，利用该第三频率调整装置，根据该振荡器输出的不同时钟脉冲频率所计算出的该至少一特定封包对应的间隔时间是否正确，产生一第四控制信号更改或维持该振荡器输出时钟脉冲频率，直到获取一符合该至少一特定封包对应的间隔时间的第三时钟脉冲频率。本发明的一第六实施例提供一种串行总线时钟脉冲频率校准方法，运用于一 USB 装置上且该USB装置具有第一频率调整装置、第二频率调整装置及振荡器，该方法包括下列步骤当该USB装置接收到一第一型串行总线输入信号且该第一型串行总线输入信号具有至少一 SOF周期信号及一参考时钟脉冲频率时，利用该第一频率调整装置，根据该振荡器输出的不同时钟脉冲频率所计算出的该SOF周期信号的间隔时间是否正确，产生一第一控制信号更改或维持该振荡器输出时钟脉冲频率，直到获取一符合SOF周期信号的间隔时间的第一时钟脉冲频率；以及当该USB装置接收到一第二型串行总线输入信号且该第二型串行总线输入信号具有至少一特定封包时，利用该第二频率调整装置，根据该振荡器输出的不同时钟脉冲频率计算出该至少一特定封包对应的间隔时间是否正确，产生一第二控制信号更改或维持该振荡器输出时钟脉冲频率，直到获取一符合该至少一特定封包对应的间隔时间的第二时钟脉冲频率。本发明的一第七较佳实施例的串行总线时钟脉冲频率校准系统主要包括一第一频率调整装置、一第二频率调整装置、一第三频率调整装置、一振荡器及一链接层，其相较于第三较佳实施例的串行总线时钟脉冲频率校准系统的不同之处在于第七较佳实施例的该第一频率调整装置与第三频率调整装置共享同一个间隔计数器及频率错误侦测单元，其余元件皆相同于第三较佳实施例。本发明的一第八较佳实施例的串行总线时钟脉冲频率校准系统主要包括一第一频率调整装置、一第二频率调整装置、一振荡器及一链接层，其不同于前述第五较佳实施例的串行总线时钟脉冲频率校准系统在于第八较佳实施例的该第一频率调整装置与第二频率调整装置共享同一个间隔计数器及频率错误侦测单元，其余元件皆相同于第五较佳实施例。相较于现有技术，本发明的串行总线时钟脉冲频率校准系统及其方法，可为不同版本的USB信号的操作时钟脉冲频率执行不同频率调控范围的多段式时钟脉冲频率精确度校准，且本发明的串行总线时钟脉冲频率校准系统利用第一频率调整装置、第二频率调整装置及第三频率调整装置共享同一振荡器，以执行多段式时钟脉冲频率精确度校准，故能大幅简化系统设计，使元件成本降低。
本发明串行总线时钟脉冲频率校准系统及其方法，整合了具不同频率调控范围的两阶段时钟脉冲频率精确度校正，包括先用SOF (Start of frame)信号作为粗调(Coarse Tuning) USB装置的操作时钟脉冲频率的初步参考，以及接下来再利用该USB输入信号作参考时钟脉冲频率，来持续微调(Fine Tuning) USB装置的操作时钟脉冲频率，从而获取最佳的频率精确度(Clock FrequencyResolution)。本发明串行总线时钟脉冲频率校准系统及其方法利用第一频率调整装置及第二频率调整装置共享同一振荡器，以执行该两阶段时钟脉冲频率精确度校正，故能大幅简化系统设计，使元件成本降低。本发明串行总线时钟脉冲频率校准系统及其方法，整合了具不同频率调控范围的多段式时钟脉冲频率精确度校正，包括先利用一第一型串行总线(如符合USB 2.0规范) 输入信号中的SOF (Start of frame)信号作为粗调(CoarseTuning) — USB装置的操作时钟脉冲频率的初步参考以输出一第一时钟脉冲频率，以及接下来再利用该第一型串行总线输入信号频率作为一参考时钟脉冲频率，来持续微调(Fine Tuning)该USB装置的第一时钟脉冲频率以达到一第二时钟脉冲频率，以及接下来利用一第二型串行总线(如符合USB 3. O规范)输入信号中特定封包(如ITP(Isochronous Timestamp Packet))所含的时间信息来持续调整该USB装置的第二时钟脉冲频率以达到一第三时钟脉冲频率，从而获取最高的频率精确度(Clock Frequency Resolution)。本发明串行总线时钟脉冲频率校准系统及其方法利用第一频率调整装置、第二频率调整装置及第三频率调整装置共享调整同一振荡器，以执行多段式的时钟脉冲频率精确度校正，故能大幅简化系统设计，使元件成本降低。本发明串行总线时钟脉冲频率校准系统及其方法，整合了具不同频率调控范围的多段式时钟脉冲频率精确度校正，包括先利用一第一型串行总线输入信号中的SOF(Start of frame)信号调整一 USB装置的操作时钟脉冲频率以达到一第一时钟脉冲频率，以及接下来利用一第二型串行总线输入信号中特定封包(如ITP(Isochronous Timestamp Packet))所含的时间信息来持续调整该USB装置的操作时钟脉冲频率以达到一第二时钟脉冲频率，从而获取最高的频率精确度(Clock Frequency Resolution)。
图1是一架构简图以显示现有USB主机与USB装置之间的USB接口数据传输。图2是一架构简图以显示另一种现有USB主机与USB装置之间的USB接口数据传输。图3是一架构简图以显示依据本发明的一第一实施例的USB主机与USB装置之间的USB接口数据传输。图4是一功能方块图以显示依据本发明的第一实施例的串行总线时钟脉冲频率校准系统的架构。图5是一功能方块图以显示依据本发明的第一实施例的串行总线时钟脉冲频率校准系统的第一阶频率获取回路。图6是一功能方块图以显示依据本发明的第一实施例的串行总线时钟脉冲频率校准系统的第二阶频率获取回路。
图7A是一功能方块图以显示依据本发明的第一实施例的串行总线时钟脉冲频率校准系统的振荡器的电路。图7B是一功能方块图以显示依据本发明的另一较佳实施例的串行总线时钟脉冲频率校准系统的振荡器的电路。图8是一方法流程图以显示依据本发明的一第二实施例的一种串行总线时钟脉冲频率校准方法的步骤。图9是一功能方块图以显示依据本发明的一第三实施例的串行总线时钟脉冲频率校准系统的架构。图10是一功能方块图以显示依据本发明的第三实施例的串行总线时钟脉冲频率校准系统的第一阶频率获取回路。图11为一取样时间Tsl与该第一型串行总线输入信号之间的关系示意12为一取样时间Ts2与该第二型串行总线输入信号之间的关系示意13是一方法流程图以显示依据本发明的一第四较佳实施例的一种串行总线时钟脉冲频率校准方法。图14是一方法流程图以显示图13的一种第二型串行总线时钟脉冲频率精确度校准过程。图15是一功能方块图以显示本发明的一第五较佳实施例的一种串行总线时钟脉冲频率校准系统。图16是一功能方块图以显示本发明的一第七较佳实施例的一种串行总线时钟脉冲频率校准系统。图17是一功能方块图以显示本发明的一第八较佳实施例的一种串行总线时钟脉冲频率校准系统。
具体实施例方式以下结合附图，具体说明本发明的实施方式。请参考图3，显示一种依据本发明的一第一较佳实施例的功能方块图，其中揭示一 UBS (Universe Serial Bus, USB)主机30及一 USB装置32之间进行USB接口信号传输，其中该USB装置32(如USB集线器(Hub))设有一串行总线时钟脉冲频率校准系统36，依据该USB装置32接收到的前述USB主机传来的USB输入信号，对该USB装置32的操作时钟脉冲频率整合了具不同调控范围的两阶段时钟脉冲频率精确度校正，其中包括第一阶段频率精确度校正，是利用该USB输入信号中的帧起始(Start of frame，简称S0F)信号为一种周期信号，来作为粗调(Coarse Timing)USB装置32的操作时钟脉冲频率的初步参考， 以及接下来的第二阶段频率精确度校正是利用该USB输入信号本身的频率作为一参考时钟脉冲频率，来持续微调(Fine Timing) USB装置32的操作时钟脉冲频率，使其趋近于USB 输入信号的频率，藉此获取最佳的频率精确度(Clock Frequency Resolution) 0于本实施例中，前述USB主机30及USB装置32可以符合USB 2. 0的标准规范。于另一实施例中，前述USB主机30符合USB 3. 0或2. 0的标准规范，而该USB装置32可符合USB 3. 0的标准规范，因此前述USB主机30及USB装置32之间传输的USB输入信号亦符合USB 3. 0或2. 0 的标准规范。
请进一步参考图4，显示本发明的第一较佳实施例的串行总线时钟脉冲频率校准系统36，其主要结构包括一第一频率调整装置40、一振荡器42及一第二频率调整装置 46，其中当该串行总线时钟脉冲频率校准系统36操作时，振荡器42输出不同时钟脉冲频率予该第一频率调整装置40及第二频率调整装置46。一旦有USB输入信号进入该串行总线时钟脉冲频率校准系统36时，该第一频率调整装置40与第二频率调整装置46同时接收该 USB输入信号以分别对振荡器42的时钟脉冲频率输出进行两阶段的频率精确度校正。该第一频率调整装置40进一步具有一周期信号侦测单元(Periodic signalDetector) 402、一间隔计数器(Interval Counter) 406及一频率错误侦测单元 (Frequency Error Detector) 408，其中该周期信号侦测单元402用于侦测该USB输入信号中SOF周期信号的数据格式的出现。该间隔计数器406是利用该振荡器42传来的时钟脉冲频率来计数在该SOF周期信号的单一或数个间隔时间(Single or Multiple Interval) 中的次数，以获得一工作计数值。该频率错误侦测单元408，将前述工作计数值与一预设的 SOF间隔时间计数目标值进行比对，判断比对结果是否符合或接近，并依不同比对结果产生不同电平的第一控制信号予该振荡器42，在同时产生不同电平的第二控制信号予第二频率调整装置46。利用不同电平的第一控制信号持续调控振荡器42输出的时钟脉冲频率大小， 再将此改变过的时钟脉冲频率传回该第一频率调整装置40作相同处理，以此类推直到振荡器42逐渐输出一符合SOF周期信号的间隔时间的第一时钟脉冲频率为止。举例而言，当该频率错误侦测单元408判断出工作计数值与预设目标值不同时， 代表该振荡器42传来的时钟脉冲频率是高于或低于SOF周期信号的间隔时间，该频率错误侦测单元408会通过更改第一控制信号输出的电平，改变该振荡器42传来的时钟脉冲频率大小并再将此改变后的时钟脉冲频率传回该第一频率调整装置40处理，且同时维持第二控制信号之一不会致能第二频率调整装置46的电平；反之，当该频率错误侦测单元408判断出工作计数值与预设目标值相同时，代表该振荡器42传来的时钟脉冲频率被校正成一接近或相同于SOF周期信号的间隔时间的第一时钟脉冲频率(即完成第一阶段频率精确度校正)，此时该频率错误侦测单元408会固定第一控制信号输出的电平，以维持该振荡器42 传回的第一时钟脉冲频率，且同时更改第二控制信号输出的电平以致能第二频率调整装置 46。因此，如图4及图5所示，实质上第一频率调整装置40与振荡器42是组成了一第一阶频率获取回路(First-stage Frequency Acquisition Loop) 50，该回路50 是依据第一频率调整装置40发出的第一控制信号来设定振荡器32的一第一频率调控范围如5000ppm， 以校准振荡器42输出的时钟脉冲频率大小。于本实施例中，该第一控制信号实质上是包括了一组可改变电平的数字切换信号BCS
BCS[N](见图7A及图7B)如同是调控振荡器 42的控制参数所组成。当该频率错误侦测单元408固定或更改第一控制信号输出的电平时，即是代表其维持该等数字切换信号BCS
BCS [N]的输出电平不变，或改变至少其中一数字切换信号BCS
BCS [N]的输出电平，以设定振荡器42的一第一频率调控范围如 5000ppm。再请参考图4，于本实施例中，该第二频率调整装置46包括一相位侦测单元 (Phase Detector, PD) 462 (或为一频率侦测单元(Frequency Detector, FD))、回路滤波器(Loop Filter) 466及除频器(Frequency Divider) 468，其中该相位侦测单元462，受到前述第二频率调整装置40传来的第二控制信号的致能，将该USB输入信号本身的频率作为一参考时钟脉冲频率，并比较该参考时钟脉冲频率与该振荡器42传来的时钟脉冲频率 (或除频器468传来的经分频的时钟脉冲频率)两者之间的相位差或波形边缘差(Phase or Edge Difference)，以产生一向上指示信号或一向下指示信号予回路滤波器466，以表示振荡器42传来的时钟脉冲频率对应于该参考时钟脉冲频率是过快或过慢。于本实施例中，该回路滤波器可为一低通滤波器(Low Pass Filter)，用于累积(Accumulate)该向上或向下指示信号的相位并据此产生不同电平的第三控制信号来持续调整该振荡器42输出的时钟脉冲频率大小并再将该调整后的时钟脉冲频率传回第二频率调整装置46作相同处理，以此类推直到振荡器42是输出一趋近于前述参考时钟脉冲频率的第二时钟脉冲频率为止，才固定第三控制信号的电平以维持该振荡器42输出的第二时钟脉冲频率。于本实施例中，该第三控制信号可为一模拟的电压信号(Vc)。该除频器468可为一整数或分数分频器(Interger or FractionalDivider)，用于接收该振荡器42传来的时钟脉冲频率，并产生分频的时钟脉冲频率予该相位侦测单元462。于本发明的其它实施例中，可依实际需要，该第二频率调整装置46进一步具有一充电帮浦(Charge Pump)(未显示)连接于相位侦测单元462与回路滤波器466之间，并依据该相位侦测单元462的向上或向下指示信号，产生电流对回路滤波器466进行充电。由前述可知，如图4及图6所示，实质上该第二频率调整装置46亦与同一振荡器 42 ^1 ^ ^ - (Secondary-Stage FrequencyAcquisition Loop)60, 且为一种锁相回路(Phase Lock Loop)或锁频回路(Frequency Lock Loop)。当第一阶段频率校准完成并获取第一时钟脉冲频率后，同时第二阶频率获取回路60的相位侦测单元 462会被第二控制信号致能，开始是以振荡器42输出的第一时钟脉冲频率为基础持续作校准，并使回路滤波器466发出第三控制信号来设定振荡器42的不同的第二频率调控范围如500ppm，直到振荡器42输出一趋近于前述参考时钟脉冲频率的第二时钟脉冲频率为止， 才固定该第二时钟脉冲频率，其中第一频率调控范围是大于第二频率调控范围，因为先由第一阶频率获取回路50执行一频率粗调，再由组成的第二阶频率获取回路60执行一频率微调，来获取最佳的频率精确度。因为本发明是第一频率调整装置40与第一频率调整装置 46共享同一振荡器42的输出频率，而且第二阶频率获取回路60可使用一既有的锁相回路或锁频回路，所以元件成本低。需注意的是图5及图6所示的第一及第二阶频率获取回路 50,60分别依序调整频率，因此不会同时对振荡器42输出的时钟脉冲频率进行调整。请进一步参考图4及图7A，为依据本发明的振荡器42的一实施例，其中该振荡器 42 可为一种电感-电容压控振荡器(LC Votlage-controlled Oscillator, LC-VC0)， 主要包括至少一输出端Out用于输出时钟脉冲频率、一调控端h用于接收该第三控制信号Ne、NMOS元件94及95、NMOS元件96、两个电感90，91分设于输出端Out两侧、两个可变电容92，93及两组电容组(CapacitorBanks) 910，920。由于电感-电容振荡器的差动特性，其中一电容组920具有与另一电容组910相同的功能，该两组电容组910，920分别连接于该振荡器42的输出端Out的两相对侧，且每一电容组910,920是由N+1个大小相同或不相同的电容911，922所组成；然而在其它实施例中，本发明的电感-电容振荡器42并不只限两组电容组，而是可设多组电容组在输出端Out的每一侧，以增加不同的频率调控范围，且每一电容组910，920的大小可设计成加权二进制或加权一元运算(Binary weightedor Unary weighted)。且每一电容911，912连接一切换开关(Switch) 913，923，该切换开关913，923可由MOS元件构成。由于一般的电感-电容振荡器提供的可调控频率范围相当狭小，但为了对应处理过程、电压及温度的变化，本发明利用数字控制信号控制该等电容组 910,920来扩大此电感-电容振荡器42的第一频率调控范围，因此利用该第一频率调整装置40的频率错误侦测单元408传来的第一控制信号所包含的一组数字切换信号BCS
BCS[N]的不同电平变化来开启或关闭该等切换开关913，923，即可变化该振荡器42输出的时钟脉冲频率大小，藉此可提供不同的第一频率调控范围。同时，该两个可变电容92，93 分别连接该调控端^的两侧，依据该第一频率调整装置40传来的第三控制信号Vc的电压大小，改变该两个可变电容92，93的电容值，即可进一步微调该振荡器42输出的时钟脉冲频率，藉此可提供一第二频率调控范围如500ppm。前述电容组910,920与可变电容92，93 皆可使用各种类型的电容来加以实施。例如，电容组910，920可使用金属-绝缘体-金属 (Metal-insulator^etal'MIM)型电容，或可变电容92，93亦可以是一种PMOS或CMOS元件或是再分
成数个较小的电容来细化微调控制。但众所周知，理想的电感-电容振荡器(LC-VCO)是可以 Λ2*π* V (L*C))的频率来振荡，但由于受到电感的阻抗或基材耗损等缘故，存储于电感与电容的能源容易消散， 使振荡停止。因此本发明利用交叉耦合的NMOS元件94及95供应能源，其作用如同对电感与电容的作动提供负阻抗。该NMOS元件96用于设置一预设电流源。请进一步参考图4及图7B的本发明的振荡器42的另一实施例，与图7A所示的振荡器42的功能与作动原理皆相似，只不过采用的电子元件不同。例如其中一电容组100， 101的任一电容1010为一 PMOS元件，而该调控端的其中一侧连接的一可变电容1020亦为一 PMOS元件。此外，如图8所示，依据本发明的一第二较佳实施例提供一种串行总线时钟脉冲频率校准方法S80，其中配合参考图4的串行总线时钟脉冲频率校准系统36的各元件，该方法包括下列步骤步骤S800，USB装置启动或重新开机，使USB装置接收一 USB主机传来的USB输入信号，且该USB输入信号具有至少一 SOF周期信号及一参考时钟脉冲频率；步骤S810，利用第一频率调整装置的周期信号侦测单元来侦测该USB输入信号中的SOF周期信号；步骤S820，利用第一频率调整装置的间隔计数器，依据振荡器(VCO)输出的不同时钟脉冲频率计数出该SOF周期信号的间隔时间，以产生一工作计数值；步骤S830，利用第一频率调整装置的频率错误侦测单元，将工作计数值与步骤 S832中预设的SOF间隔时间计数目标值作比对，依据该两者比对结果，判断是否有频率错误出现，并据此产生第一控制信号予振荡器，以及产生第二控制信号予第二频率调整装置。 如果有，则进行步骤S834 ；如果没有，则进行步骤S840 ；步骤S834，当工作计数值与预设目标值不同时，代表有频率错误出现，则更改第一控制信号的输出电平来设定一第一阶段频率调控范围，对该振荡器输出的时钟脉冲频率进行第一阶段时钟脉冲频率精确度校准，且固定第二控制信号的输出电平以不致能第二频率调整装置；步骤S840，当工作计数值与预设目标值相同时，代表没有频率错误出现，即是自振荡器(VCO)获取一符合周期信号的间隔时间的第一时钟脉冲频率，则固定第一控制信号的输出电平以维持该振荡器输出的第一时钟脉冲频率，且同时改变第二控制信号的输出电平以致能第二频率调整装置。实质上，本方法是先利用前述该第一频率调整装置与振荡器组成一第一阶频率获取回路，并依据第一控制信号设定振荡器的第一频率调控范围(频率粗调)以更改或维持振荡器输出的时钟脉冲频率，因此如果振荡器(VCO)输出的时钟脉冲频率不符合周期信号的间隔时间，则会在步骤S820，S830, S834之间形成一循环，直到获取到第一时钟脉冲频率为止。于另一实施例中，为了避免无限或过长的循环，亦可设计成在执行固定次数的循环或执行特定时间之后，即以最后振荡器42输出的时钟脉冲频率作为第一时钟脉冲频率，以提供USB装置32 (见图幻中各元件所需的工作频率来源。步骤S850，利用第二控制信号致能第二频率调整装置的相位侦测单元；步骤S860，相位侦测单元开始判断前述参考时钟脉冲频率与该振荡器(VCO)输出的时钟脉冲频率两者之间的相位差或波形边缘差是否相同，并据此使回路滤波器产生一第三控制信号予该振荡器(VCO)以更改或维持该振荡器输出的第一时钟脉冲频率。如果否， 则进行步骤S862 ；如果是，则进行步骤S870 ；步骤S862，改变第三控制信号的输出电平以设定该振荡器的一不同的第二频率调控范围更改或维持该振荡器输出的时钟脉冲频率，即对该振荡器输出的第一时钟脉冲频率进行第二阶段时钟脉冲频率精确度(频率微调)，并再将校准后的时钟脉冲频率传回第二频率调整装置，其中第一频率调控范围大于第二频率调控范围。实质上，本发明是利用该第二频率调整装置与此振荡器组成一第二阶频率获取回路并受第二控制信号的致能，依据第三控制信号执行第二频率调控范围，因此如果振荡器(VCO)输出的时钟脉冲频率不符合参考时钟脉冲频率，则会一直在步骤S860及S862之间形成一循环，直到最后如步骤S870 所示，自振荡器(VCO)获取一符合前述参考时钟脉冲频率的第二时钟脉冲频率。于另一实施例中，为了避免无限或过长的循环，亦可设计成在执行固定次数的循环或执行特定时间之后，以当时该振荡器42输出的时钟脉冲频率作为第二时钟脉冲频率，以提供该USB装置 32(见图3)中各元件所需的工作频率来源。另依据本发明的一第三较佳实施例的一串行总线时钟脉冲频率校准系统70，亦可设于如图3所示的USB装置32中以取代该第一较佳实施例的串行总线时钟脉冲频率校准系统36 (如USB装置32也可以是一种USB集线器(Hub)并同时具有多个符合不同USB标准规范的通信端口)。于该第三较佳实施例中，图3所示的USB主机30可以是符合USB 2.0 的标准规范，而该USB装置32可以符合USB 3. 0的标准规范，以传输符合USB 2. 0标准规范的USB输入信号(如同第一型串行总线输入信号)，或者前述USB主机30及USB装置32 两者皆符合USB 3. 0的标准规范，但于该USB主机30及USB装置32之间传送信息的初期， 已设定会先以符合USB 2.0标准规范的USB输入信号(即第一型串行总线输入信号)进行传输，之后再以传输符合USB 3.0标准规范的USB输入信号(如同第二型串行总线输入信号)传送数据(待后详述)。请进一步参考图9，显示本发明的第三较佳实施例的串行总线时钟脉冲频率校准系统70，其主要结构包括一第一频率调整装置40、一第二频率调整装置46、一第三频率调整装置72、一振荡器42及一链接层74，其中因为该第一频率调整装置40、第二频率调整装置46及振荡器42的结构与功能皆相同于图4、图7A及图7B所示的第一较佳实施例的串行总线时钟脉冲频率校准系统36的第一频率调整装置40、第二频率调整装置46及振荡器 42，且也分别组成如同图5及图6所示的第一阶频率获取回路50及第二阶频率获取回路 60，于此不再赘述。如图3及图9所示，当该USB主机30及USB装置32双方电性连接且处于传送信息的初期时，该USB主机30会先发出一侦测信号给该USB装置32的串行总线时钟脉冲频率校准系统70的链接层74以确定该装置32的存在及连接，接着双方进入一信号交换 (Handshaking)阶段，其中USB装置32的链接层74决定其与该USB主机30之间的通信协议模式，例如USB 2. 0或USB 3. 0。一旦该链接层74决定USB主机30及USB装置32之间的通信协议模式之后，即可依该通信协议模式来进一步决定以该第一频率调整装置40来接收第一型串行总线输入信号或以第三频率调整装置72来接收第二型串行总线输入信号。例如，当该USB主机30及USB装置32均支持USB3. 0规范时，该USB主机30与USB装置32之间的电性连接初期(如信号交换(Handshaking)阶段)会分成以下两个阶段进行于第一阶段时，该链接层74先决定该USB主机30及USB装置32之间的通信协议模式为USB 2. 0 以回复该USB主机30，使该USB主机30关闭其符合USB 3. 0规范的超高速(Super-speed) 信号操作，接着该链接层74会先决定由该第一频率调整装置40来接收该USB主机30传来的第一型串行总线输入信号以进行第一阶段的第一型串行总线频率校准。当该第一频率调整装置40完成此第一阶段的第一型串行总线频率校准后，该链接层74再改变USB主机30及USB装置32之间的通信协议模式为USB 3. 0，接着决定由该第三频率调整装置72来接收该USB主机30传来的第二型串行总线输入信号，并基于第一型串行总线时钟脉冲频率精确度的校准结果，继续进行下一阶段的第二型串行总线时钟脉冲频率精确度的校准(如图13所示)。于本第三实施例中，当该链接层74决定USB主机30及USB装置32之间的通信协议模式为USB 2. 0时，由该第一频率调整装置40接收第一型串行总线输入信号，因为该第一型串行总线输入信号具有至少一周期信号(如SOF封包)及一参考时钟脉冲频率时，使该第一频率调整装置40基于该至少一周期信号(如SOF封包)及振荡器42输出的时钟脉冲频率，产生一第一控制信号用于设定该振荡器的一第一频率调控范围如5000ppm，并持续调整振荡器42输出的时钟脉冲频率，直到获得符合前述SOF周期信号的间隔时间的第一时钟脉冲频率，从而产生一第二控制信号。请进一步参考图11所示的取样时间Tsl与该第一型串行总线输入信号之间的关系示意图，符号” S0F”代表该第一型串行总线输入信号中的每一周期信号(即SOF封包)，符号” Tl”代表周期信号的间隔时间。当该第一频率调整装置40利用振荡器42输出的时钟脉冲频率计数出一指定周期信号SOF的间隔时间Tl的工作计数值后，会与一预设目标值作差异判断，以决定是否产生第一控制信号设定该振荡器 42的第一频率调控范围，直到获得符合周期信号的间隔时间Tl的第一时钟脉冲频率。于本第三实施例中，当该第二频率调整装置46受到前述第二控制信号的致能时， 该第一频率调整装置40会停止工作如停止调整该振荡器42输出的时钟脉冲频率且该第二频率调整装置46开始接收该第一型串行总线输入信号的参考时钟脉冲频率，并基于该参考时钟脉冲频率与振荡器42输出的时钟脉冲频率之间的相位差或波形边缘差，产生一第三控制信号用于设定振荡器42的一第二频率调控范围如500ppm，并持续调整振荡器42输出的时钟脉冲频率，直到获得趋近于前述参考时钟脉冲频率的第二时钟脉冲频率，其中因为该第一频率调控范围是大于第二频率调控范围，因此第二阶频率获取回路60可以获得比第一阶频率获取回路50 (如图5及图6所示)更高的时钟脉冲频率精确度。当该第二频率调整装置46获得趋近于前述参考时钟脉冲频率的第二时钟脉冲频率时，即代表已完成了对振荡器42的两阶段第一型序列汇排流时钟脉冲频率精确度校准过程，其中需注意的是如图5及图6所示的第一及第二阶频率获取回路50，60依序分别校准频率，因此该两回路50，60不会同时对振荡器42输出的时钟脉冲频率进行调整。于本第三实施例中，当该第二频率调整装置46获得趋近于前述参考时钟脉冲频率的第二时钟脉冲频率之后，该第二频率调整装置46会发出一信号通知该链接层74，使该链接层74切断与该主机30电性连接并重新侦测，令该装置32与主机30间的通信协议模式由USB 2.0切换至USB 3.0，接着该链接层74决定第三频率调整装置72开始接收主机 30传来的第二型串行总线输入信号，并基于前述第一型串行总线时钟脉冲频率精确度的校准结果，进行下一阶段的第二型串行总线时钟脉冲频率精确度校准过程。需注意的是，当链接层74决定将该通信模式切换成USB 3.0之后，该装置32不会收到符合USB 2. 0的第一型串行总线输入信号。另，于其它实施例中，为了避免第二阶频率获取回路60执行无限或过长的循环， 亦可设计成利用一计数器于计数固定次数的循环或于执行一段特定时间之后，发出一信号通知该链接层74，使该链接层74将该通信协议模式由USB 2.0切换至USB 3.0，并以当时该振荡器42输出的时钟脉冲频率作为已校准的第二时钟脉冲频率。另，于其它实施例中，该链接层74内设该通信协议为USB 2.0时的执行时间；当此执行时间一到，该链接层74将该通信协议模式由USB 2.0切换至USB 3.0，并以当时该振荡器42输出的时钟脉冲频率作为已校准的第二时钟脉冲频率。如图9及图12所示的本第三实施例中，该第三频率调整装置72用于接收第二型串行总线输入信号，其包括一封包辨识单元722、一时间边界回复单元724、一间隔计数器 726及一频率错误侦测单元728。该封包辨识单元722，用于辨识该第二型串行总线输入信号中至少一特定封包如同步时戳封包(Isochronous Timestamp Packet, I TP)以获取该特定封包所含的时间信息 (如一种记录总线间隔时间信息(Bus Interval Information)的时间印记(Time stamp))。 请参考图12所示的取样时间Ts2与该第二型串行总线输入信号之间的关系示意图，符号”ITP”代表该第二型串行总线输入信号中的每一 ITP封包；于本第三实施例中，该封包辨识单元722可以在取样时间T2内对该第二型串行总线输入信号内一连串的数个ITP封包中的每一 ITP封包作取样辨识。于其它实施例中，该封包辨识单元722可以在取样时间T2 内仅对一特定ITP封包取样辨识。该时间边界回复单元724，根据该封包辨识单元722传来的前述时间信息有记录该每一特定封包与其前一时间边界之间的相对时间差，以回复该每一特定封包所属间隔时间的前一个邻近的时间边界。请进一步参考图12所示的取样时间Ts2与该第二型串行总线输入信号之间的关系示意图，符号” T2”代表该第二型串行总线输入信号中每一 ITP封包所属的间隔时间；符号‘％”、“BN+1”、“BN+2”、... “BN+8”代表在取样时间T2内一连串ITP 封包中每一 ITP封包所属的间隔时间T2的前一邻近时间边界。符号“At01”、“Atl2”、 “ At23”、···. “ Δ^9”代表该每一 ITP封包与该ITP封包所属间隔时间Τ2的前一时间边界“ ”、“BN+1 ”、“BN+2”、…“B_”之间的相对时间差；于本第三实施例中，该时间边界回复单元 7 可以仅根据至少一特定ITP封包(如取样时间Ts2中的第N个ITP封包)内所含的时间信息所记录该特定ITP封包与其前一时间边界“ ”之间的相对时间差“ Δ tOl”，即可回复该特定第N个ITP封包所属间隔时间T2的前一时间边界如“ ”。于其它实施例，该时间边界回复单元724，也可以根据至少一个特定ITP封包(如取样时间Ts2中的第N个ITP封包)所含的时间信息记录的该特定第N个ITP封包与该下一时间边界“BN+1 ”之间的相对时间差如“ AtlO”，以回复该第N个ITP封包所属间隔时间T2的下一时间边界如“Bn+1”，以及如持续利用第(N+8)个ITP封包内的时间信息记录的相对时间差以回复该第(Ν+8) 个ITP封包所属间隔时间Τ2的前一时间边界如Βν+8。该间隔计数器726，根据该时间边界回复单元7 提供的该每一特定ITP封包所属间隔时间的时间边界如Bn、Bn+,并利用该振荡器42输出的时钟脉冲频率计数出，从其中一特定ITP封包所属间隔时间的时间边界(如 )到另一特定ITP封包所属间隔时间的时间边界(如Bn+8)之间的计数差值，以作为一工作计数值。请参考图12所示的一案例，当取样时间Ts2为Ims且取样的第二型串行总线输入信号中包含了 9个ITP 封包如” N”、” N+1”、，，N+2，，、……，，N+8，，，因此该每一 ITP封包所属的间隔时间T2皆为125 μ s(即 lms/8)，其中利用该时间边界回复单元724已找出第N个ITP封包及其所属间隔时间T2的前一时间边界 ，与找出第(N+8)个ITP封包及其所属间隔时间T2的前一时间边界如BN+8， 则该间隔计数器7 可利用该振荡器42输出的时钟脉冲频率如12Mhz计数出从该第N个 ITP封包所属间隔时间T2的时间边界如 到另一第(N+8)个ITP封包所属间隔时间T2的时间边界如Bn+8的计数差值为12，000次，以作为工作计数值。该频率错误侦测单元728，依据该间隔计数器7 提供的前述工作计数值与一预设的目标值的比对结果，产生第四控制信号，其中如果工作计数值与预设目标值不同时，该第三频率调整装置72的频率错误侦测单元7 更改第四控制信号的输出，以改变该振荡器42输出的时钟脉冲频率大小；反之，如果工作计数值与预设目标值相同时，该第三频率调整装置72的频率错误侦测单元7 固定第四控制信号的输出以维持该振荡器42输出的第二时钟脉冲频率。请对照参考图12所示的取样时间Ts2与该第二型串行总线输入信号之间的关系示意图中的案例，如果工作计数值为12，000次，但预设目标值” X”大于或小于 12，000次，则该第三频率调整装置72的频率错误侦测单元7 会发出第四控制信号的输出以降低或加快该振荡器42输出的时钟脉冲频率，且使该该振荡器42输出的时钟脉冲频率再回馈予第三频率调整装置72的间隔计数器726以重新计数工作计数值，周而复始，直到工作计数值等于预设目标值为止，代表已获得一符合该至少一特定封包对应的间隔时间的第三时钟脉冲频率，可作为该USB装置32 (见图幻中各元件所需的工作频率来源。然而， 于另一实施例中，为了避免无限或过长的循环，亦可设计成利用一计数器于计数固定次数的循环或于执行特定时间之后，以当时该振荡器42输出的时钟脉冲频率作为第三时钟脉冲频率。如图9及图7A所示，依据本发明的第三实施例的串行总线时钟脉冲频率校准系统 70的第三频率调整装置72所发出的第四控制信号与前述第一实施例的第一控制信号的控制原理相同，同样是以数字控制信号控制该等电容组910，920来设定此振荡器42的第三频率调控范围如300ppm，因此利用该第三频率调整装置72的频率错误侦测单元408传来的第四控制信号所包含的一组数字切换信号BCS
BCS[N]的不同电平变化开启或关闭该振荡器42的切换开关913，923，即可变化该振荡器42输出的时钟脉冲频率大小。于其它实施例中，该第三频率调整装置72传来的第四控制信号可以为一电压Vc，该电压Vc的不同电平可以改变该两个可变电容92，93的电容值，即可进一步微调该振荡器42输出的时钟脉冲频率。前述电容组910，920与可变电容92，93皆可使用各种类型的电容来加以实施。例如， 电容组910，920可使用金属-绝缘体-金属(Metal-insulat -metal，MIM)型电容，或可变电容92， 93亦可以是一种PMOS或CMOS元件或是再分成数个较小的电容来细化频率调控。请进一步参考图9及图7B的本发明的振荡器42的另一实施例，与图7A所示的振荡器42的功能与作动原理皆相似，只不过采用的电子元件不同。例如其中一电容组100， 101的任一电容1010为一 PMOS元件，而该调控端的其中一侧连接的一可变电容1020亦为一 PMOS元件。基于前述，当第三频率调整装置72接收第二型串行总线输入信号时，基于该第二型串行总线输入信号中至少一特定封包所含的时间信息及该振荡器42输出的时钟脉冲频率，产生第四控制信号用于设定振荡器的一第三频率调控范围如300ppm，以更改该振荡器 42输出的时钟脉冲频率且更改后的时钟脉冲频率再回馈予第三频率调整装置72，周而复始，使得该第三频率调整装置72与振荡器42事实上组成了如图10所示的一第三阶频率获取回路102以持续更改或维持该振荡器42输出的时钟脉冲频率，直到获得一符合该至少一特定封包对应的间隔时间的第三时钟脉冲频率。亦可利用一计数器计数第三阶频率获取回路102执行固定次数的循环或于执行特定时间之后，以当时该振荡器42输出的时钟脉冲频率作为第三时钟脉冲频率。然而，需注意的是如图5、图6及图10所示的第一、第二及第三阶频率获取回路50，60，102皆依序分别校准频率，因此该三回路50，60，102不会同时对振荡器42输出的时钟脉冲频率进行调整。此外，如图13所示，依据本发明的一第四较佳实施例提供一种串行总线时钟脉冲频率校准方法，其中配合参考图9的串行总线时钟脉冲频率校准系统70的各元件，该方法包括下列步骤利用一链接层74决定该第一频率调整装置40接收第一型串行总线输入信号或该第二频率调整装置72接收第二型串行总线输入信号；步骤S80 (见图8所含的各步骤)，当决定该第一频率调整装置40接收第一型串行总线输入信号，即执行两阶段的第一型串行总线时钟脉冲频率精确度校准过程，藉以分别设定振荡器42的第一频率调控范围及第二频率调控范围，从而获得所需的第一时钟脉冲频率及第二时钟脉冲频率，其中第一频率调控范围大于第二频率调控范围；以及步骤S90，当完成该两阶段的第一型串行总线(如符合USB 2. 0标准规范)时钟脉冲频率精确度校准过程之后，即执行一第二型串行总线(如符合USB 3.0标准规范)时钟脉冲频率精确度校准过程(如后介绍)。于前述步骤S80及S90之间，当如图8的步骤 S870所示该第二频率调整装置46获得趋近于前述参考时钟脉冲频率的第二时钟脉冲频率之后，该第二频率调整装置46会发出一信号通知该链接层74，使该链接层74切断与主机 30电性连接并重新侦测，使该装置32与主机30间的通信协议模式由USB 2. 0切换至USB 3. 0，接着该链接层74决定第三频率调整装置72开始接收主机30传来的第二型串行总线输入信号，并基于前述第一型串行总线时钟脉冲频率精确度的校准结果，以进行该第二型串行总线时钟脉冲频率精确度校准过程。另，于其它实施例中，为了避免第二阶频率获取回路60执行无限或过长的循环，亦可设计成利用一计数器于计数固定次数的循环或于执行一段特定时间之后，发出一信号通知该链接层74，使该链接层74将该通信协议模式由USB 2. 0切换至USB 3. 0，并以当时该振荡器42输出的时钟脉冲频率作为已校准的第二时钟脉冲频率。另，于其它实施例中，该链接层74内设一段该通信协议为USB 2.0的执行时间；当此执行时间一到，该链接层74将该通信协议模式由USB 2.0切换至USB 3.0，并以当时该振荡器42输出的时钟脉冲频率作为已校准的第二时钟脉冲频率。请进一步参考图14所示，是前述第二型串行总线时钟脉冲频率精确度校准过程 S90所含的各步骤，其中请配合参考图9的串行总线时钟脉冲频率校准系统70的各元件，该过程S90进一步包括下列步骤步骤S900，利用该第三频率调整装置72接收第二型串行总线输入信号且该第二型串行总线输入信号具有至少一特定ITP封包；步骤S1000，利用第三频率调整装置72辨识出该至少一特定ITP封包及其所含的时间信息；步骤S1002，利用该至少一特定ITP封包所含的时间信息回复该至少一特定ITP封包所属间隔时间的时间边界(如图12的符号” ”、”BN+1 ”)；步骤S1004，利用该第三频率调整装置72依据该振荡器42输出的时钟脉冲频率计算出，从其中一特定ITP封包所属间隔时间的时间边界(如图12的符号” ”)至另一特定ITP封包所属间隔时间的时间边界(如图12的符号”BN+8”)之间的计数差值，以作为一工作计数值；步骤S1006，利用该第三频率调整装置72比对前述工作计数值与一预设目标值之间有无差异；如果是，则进行步骤S1008 ；反之，则进行步骤S1010 ；步骤S1008，利用该第三频率调整装置72根据工作计数值与该预设目标值之间的比对结果，产生第四控制信号用于设定振荡器42的一第三频率调控范围以持续调整振荡器42输出的操作时钟脉冲频率并将该调整后的操作时钟脉冲频率回馈予第三频率调整装置72 ；接着回到步骤S1000，使第三频率调整装置72对第二型串行总线输入信号重新取样。 于本第四实施例中，前述第三频率调控范围小于第一频率调控范围及第二频率调控范围， 且在步骤S1008中，该第三频率调整装置72是以第四控制信号设定振荡器42的一第三频率调控范围，以使振荡器42从步骤S80 (两阶段的第一型串行总线时钟脉冲频率精确度校准过程)中获得的第二时钟脉冲频率调整至第三时钟脉冲频率。步骤S1010，当工作计数值与预设目标值相同时，代表已获取符合该特定封包对应的间隔时间边界的第三时钟脉冲频率，则固定第四控制信号的输出以维持该振荡器42输出的第三时钟脉冲频率；接着回到步骤S1000，使第三频率调整装置72对第二型串行总线输入信号重新取样，直到第三频率调整装置72获得一符合该至少一特定ITP封包对应的间隔时间的第三时钟脉冲频率。于其它实施例中，可以利用一计数器计数如图10所示的第三阶频率获取回路102执行固定次数的循环或于执行特定时间之后，即以当时该振荡器42输出的时钟脉冲频率作为第三时钟脉冲频率。请进一步参考图15，显示本发明的第五较佳实施例的串行总线时钟脉冲频率校准系统150，其主要结构包括一第一频率调整装置40、一第二频率调整装置72、一振荡器42及一链接层74。图15的该第五较佳实施例与图9的第三实施例相较，相同之处如下第五较佳实施例的该第一频率调整装置40、振荡器42及链接层74的内部结构与功能皆相同于图9、图7A及图7B所示的第三较佳实施例的串行总线时钟脉冲频率校准系统70的第一频率调整装置40、振荡器42及链接层74，其中第五较佳实施例的第一频率调整装置40与振荡器42组成如同图5所示的第一阶频率获取回路50，以及第五较佳实施例的第二频率调整装置72的内部结构与功能也相同于图9的第三实施例的第三频率调整装置72并与振荡器42组成一第二阶频率获取回路(未标示)，其结构及功能如同图10所示的第三较佳实施例的第三阶频率获取回路102。反之，图15的该第五较佳实施例与图9的第三实施例相较，差异之处在于图15的该第五较佳实施例未设置有如图9的第三实施例所示的第二频率调整装置46及图6所示的第二阶频率获取回路60。当USB装置32 (如图3所示)接到一种USB输入信号时，如果该USB输入信号为第一型串行总线(如符合USB 2.0标准规范)输入信号或第二型串行总线(如符合USB 3.0 标准规范)输入信号，则如图10所示的链接层74决定以该第一频率调整装置40来接收第一型串行总线输入信号或以第二频率调整装置72来接收第二型串行总线输入信号。如图3、图5及图15所示的本第五实施例中，当该USB主机30及USB装置32双方电性连接且处于传送信息的初期时，该USB主机30会先发出一侦测信号给该USB装置32 的串行总线时钟脉冲频率校准系统70的链接层74以确定该装置32的存在及连接，接着双方进入一信号交换(Handshaking)阶段，其中USB装置32的链接层74决定其与该USB主机30之间的通信协议模式，例如USB 2. 0或USB 3. 0。一旦该链接层74决定USB主机30 及USB装置32之间的通信协议模式之后，即可依该通信协议模式来进一步决定以该第一频率调整装置40来接收第一型串行总线输入信号或以第二频率调整装置72来接收第二型串行总线输入信号。例如，当该USB主机30及USB装置32均支持USB3. 0规范时，该USB主机30与USB装置32之间的电性连接初期(如信号交换(Handshaking)阶段)会分成以下两个阶段进行于第一阶段时，该链接层74先决定该USB主机30及USB装置32之间的通信协议模式为USB 2. 0以回复该USB主机30，使该USB主机30关闭其符合USB 3. 0规范的超高速(Super-speed)信号操作，接着该链接层74会先决定由该第一频率调整装置40来接收该USB主机30传来的第一型串行总线输入信号以进行第一阶段的第一型串行总线频率校准。当该第一频率调整装置40接收第一型串行总线输入信号且该第一型串行总线输入信号具有至少一周期信号(如SOF封包)及一参考时钟脉冲频率时，第一频率调整装置 40基于该至少一周期信号(如SOF封包)及振荡器42输出的时钟脉冲频率，产生一第一控制信号用于设定该振荡器的一第一频率调控范围，并持续调整振荡器42输出的时钟脉冲频率，直到获得符合周期信号的间隔时间的第一时钟脉冲频率(请参考图11所示的取样时间Tsl与该第一型串行总线输入信号之间的关系示意图)，亦代表该第一频率调整装置 40已完成了对振荡器42的第一阶段的第一型串行总线时钟脉冲频率精确度校准过程；接着该第一频率调整装置40的频率错误侦测单元408会发出一信号通知该链接层74，使该链接层74切断与主机30电性连接并重新侦测，以将该装置32与主机30间的通信协议模式由USB 2.0切换至USB 3.0，接着该链接层74决定第二频率调整装置72开始接收主机30 传来的第二型串行总线输入信号，并基于前述第一型串行总线时钟脉冲频率精确度的校准结果，进行下一阶段的第二型串行总线时钟脉冲频率精确度校准过程。需注意的是，当链接层74决定将该通信模式切换成USB 3.0之后，该装置32不会收到符合USB 2. 0的第一型串行总线输入信号。如图15的本第五实施例中，当该链接层74决定由该第二频率调整装置72接收第二型串行总线输入信号时，基于该第二型串行总线输入信号中特定封包所含的时间信息及该振荡器42输出的时钟脉冲频率，产生第二控制信号用于设定振荡器的一第二频率调控范围(前述该第一频率调控范围大于第二频率调控范围))，以更改该振荡器42输出的时钟脉冲频率且更改后的时钟脉冲频率再回馈予第二频率调整装置72，周而复始，直到获得一符合该间隔时间的第二时钟脉冲频率。于其它实施例中，可以利用一计数器计数该第三阶频率获取回路102(如图10所示)执行固定次数的循环或于执行特定时间之后，即以当时该振荡器42输出的时钟脉冲频率作为第三时钟脉冲频率。此外，依据本发明的一第六较佳实施例提供一种串行总线时钟脉冲频率校准方法，其中配合参考图15的串行总线时钟脉冲频率校准系统150的各元件，该方法包括下列步骤利用一链接层74决定该第一频率调整装置40接收第一型串行总线(如符合USB 2.0标准规范)输入信号或该第二频率调整装置72接收第二型串行总线(如符合USB 3.0 标准规范)输入信号；步骤S800 S840 (见图8)，当该链接层74决定该第一频率调整装置40接收第一型串行总线输入信号，即执行单一阶段的第一型串行总线时钟脉冲频率精确度校准过程， 藉以分别设定振荡器42的第一频率调控范围，从而获得所需的第一时钟脉冲频率；以及步骤S90(见图14)，当完成该第一阶段的第一型串行总线(如符合USB 2. 0标准规范)时钟脉冲频率精确度校准过程之后，链接层74决定由第二频率调整装置72对前述振荡器42输出的第一时钟脉冲频率持续执行第二阶段的第二型串行总线时钟脉冲频率精确度校准过程。请进一步参考图16，显示本发明的一第七较佳实施例的串行总线时钟脉冲频率校准系统70，，其主要结构包括一第一频率调整装置40、一第二频率调整装置46、一第三频率调整装置72、一振荡器42及一链接层74，其相较于图9的第三较佳实施例的串行总线时钟脉冲频率校准系统70的不同之处在于第七较佳实施例的该第一频率调整装置40与第三频率调整装置72是共享同一个间隔计数器406及频率错误侦测单元408，其余元件如第二频率调整装置46、振荡器42及链接层74的结构与功能皆相同于图9及图10所示的第三较佳实施例，因此于此不再赘述。请进一步参考图17，显示本发明的一第八较佳实施例的串行总线时钟脉冲频率校准系统150’，其主要结构包括一第一频率调整装置40、一第二频率调整装置72、一振荡器 42及一链接层74，其相较于图15的第五较佳实施例的串行总线时钟脉冲频率校准系统150 的不同之处在于第八较佳实施例的该第一频率调整装置40与第二频率调整装置72共享同一个间隔计数器406及频率错误侦测单元408，其余元件如振荡器42及链接层74的结构与功能皆相同于图15所示的第五较佳实施例，因此于此不再赘述。由前述可知，本发明的串行总线时钟脉冲频率校准系统及其方法，可为不同版本的USB信号的操作时钟脉冲频率执行不同频率调控范围的多段式时钟脉冲频率精确度校准，且本发明的串行总线时钟脉冲频率校准系统利用第一频率调整装置、第二频率调整装置及第三频率调整装置共享同一振荡器，以执行多段式时钟脉冲频率精确度校准，故能大幅简化系统设计，使元件成本降低。
权利要求
1.一种串行总线时钟脉冲频率校准系统，其特征在于，该系统包括一振荡器、一第一频率调整装置、一第二频率调整装置以及一第三频率调整装置，其中该振荡器用于分别产生不同时钟脉冲频率，该第一频率调整装置用于接收一第一型串行总线输入信号，并基于该第一型串行总线输入信号的一周期信号及该振荡器输出的时钟脉冲频率，调整该振荡器输出一第一时钟脉冲频率，该第二频率调整装置用于接收该第一型串行总线输入信号，并基于该第一型串行总线输入信号的一时钟脉冲信号及该振荡器输出的时钟脉冲频率，调整该振荡器输出一第二时钟脉冲频率，该第三频率调整装置用于接收一第二型串行总线输入信号，并基于该第二型串行总线输入信号及该振荡器输出的时钟脉冲频率，调整该振荡器输出一第三时钟脉冲频率。
2.根据权利要求1所述的串行总线时钟脉冲频率校准系统，其特征在于，该周期信号为一种帧起始信号。
3.根据权利要求1所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一频率调整装置基于该周期信号及该振荡器输出的时钟脉冲频率，产生一第一控制信号用于调整该振荡器输出该第一时钟脉冲频率，以符合该周期信号的间隔时间，藉此该第一频率调整装置与该振荡器组成一第一阶频率获取回路。
4.根据权利要求3所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一频率调整装置基于该周期信号及该振荡器输出的时钟脉冲频率，进一步产生一第二控制信号以致能该第二频率调整装置，使该第二频率调整装置基于该时钟脉冲信号的相位或波形边缘，产生一第三控制信号用于调整该振荡器输出一第二时钟脉冲频率以趋近于该时钟脉冲信号，藉此该第二频率调整装置与该振荡器组成一第二阶频率获取回路。
5.根据权利要求1所述的串行总线时钟脉冲频率校准系统，其特征在于，该串行总线时钟脉冲频率校准系统进一步具有一链接层用于决定由该第一频率调整装置接收该第一型串行总线输入信号或由该第三频率调整装置接收该第二型串行总线输入信号，其中该第一型串行总线输入信号与该第二型串行总线输入信号属于不同的通信协议。
6.根据权利要求1所述的串行总线时钟脉冲频率校准系统，其特征在于，该第三频率调整装置基于该第二型串行总线输入信号中至少一特定封包及该振荡器输出的时钟脉冲频率，产生一第四控制信号用于调整该振荡器输出一第三时钟脉冲频率，以符合该至少一特定封包对应的间隔时间的第三时钟脉冲频率，藉此该第三频率调整装置与该振荡器组成一第三阶频率获取回路。
7.根据权利要求6所述的串行总线时钟脉冲频率校准系统，其特征在于，该特定封包为一种同步时戳封包。
8.—种串行总线时钟脉冲频率校准系统，其特征在于，包括一振荡器、一第一频率调整装置以及一第二频率调整装置，其中该振荡器用于分别产生不同时钟脉冲频率，该第一频率调整装置用于接收一第一型串行总线输入信号，并基于该第一型串行总线输入信号所含的一第一信息及该振荡器输出的时钟脉冲频率，调整该振荡器输出一第一时钟脉冲频率；该第二频率调整装置用于接收一第二型串行总线输入信号，并基于该第二型串行总线输入信号所含的一第二信息及该振荡器输出的时钟脉冲频率，调整该振荡器输出一第二时钟脉冲频率，其中该第一信息不同于该第二信息。
9.根据权利要求8所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一信息为一周期信号，以及该第二信息为至少一特定封包所含的时间信息。
10.根据权利要求9所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一频率调整装置基于该周期信号及该振荡器输出的时钟脉冲频率，产生一第一控制信号用于调整该振荡器输出该第一时钟脉冲频率，以符合该周期信号的间隔时间，藉此该第一频率调整装置与该振荡器组成一第一阶频率获取回路。
11.根据权利要求10所述的串行总线时钟脉冲频率校准系统，其特征在于，该第二频率调整装置基于该至少一特定封包所含的该时间信息及该振荡器输出的时钟脉冲频率，产生一第二控制信号用于调整该振荡器输出该第二时钟脉冲频率，以符合该至少一特定封包对应的时间边界的间隔时间，藉此该第二频率调整装置与该振荡器组成一第二阶频率获取回路。
12.根据权利要求11所述的串行总线时钟脉冲频率校准系统，其特征在于，该第二频率调整装置进一步包括一封包辨识单元、一时间边界回复单元、一间隔计数器以及一频率错误侦测单元，该封包辨识单元用于辨识该第二型串行总线输入信号中的该至少一特定封包以获取该至少一特定封包所含的时间信息，该时间边界回复单元根据前述时间信息产生该至少一特定封包所属间隔时间的时间边界，该间隔计数器利用该振荡器输出的时钟脉冲频率计算出从前述其中一特定封包所属间隔时间的时间边界至另一特定封包对应间隔时间的时间边界之间的计数差值，以获得一工作计数值，该频率错误侦测单元依据该工作计数值与一预设目标值的比对结果，产生该第二控制信号。
13.根据权利要求11所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一控制信号与该第二控制信号各包括数个可改变的切换信号，且该振荡器进一步具有数组电容组，每一电容组设有数个且大小相同或不相同的电容，其中每一电容连接一切换开关且该等切换开关可供该前述数个可改变的切换信号控制以调整该振荡器输出的时钟脉冲频率。
14.根据权利要求11所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一控制信号或该第二控制信号可为一电压信号，且该振荡器为一压控振荡器具有数个可变电容，通过改变该第一控制信号或该第二控制信号的电压大小即可变化该振荡器输出的时钟脉冲频率。
15.根据权利要求14所述的串行总线时钟脉冲频率校准系统，其特征在于，该等电容可为一种PMOS或CMOS元件。
16.根据权利要求8所述的串行总线时钟脉冲频率校准系统，其特征在于，进一步具有一链接层用于决定该第一频率调整装置接收该第一型串行总线输入信号或该第二频率调整装置接收该第二型串行总线输入信号。
17.根据权利要求12所述的串行总线时钟脉冲频率校准系统，其特征在于，该第一频率调整装置及该第二频率调整装置共享同一个间隔计数器及频率错误侦测单元。
18.一种串行总线时钟脉冲频率校准系统，其特征在于，包括一振荡器、一封包辨识单元、一时间边界回复单元、一间隔计数器以及一频率错误侦测单元，其中振荡器用于分别产生不同时钟脉冲频率，该封包辨识单元用于辨识一串行总线输入信号中的至少一特定封包以获取该至少一特定封包所含的时间信息，该时间边界回复单元根据前述时间信息产生该至少一特定封包所属间隔时间的时间边界，该间隔计数器利用该振荡器输出的时钟脉冲频率计算出从前述其中一特定封包所属间隔时间的时间边界至另一特定封包对应间隔时间的时间边界之间的计数差值，以获得一工作计数值，该频率错误侦测单元依据该工作计数值与一预设目标值的比对结果，产生一控制信号至该振荡器以更改或维持该振荡器输出的时钟脉冲频率。
19.一种串行总线时钟脉冲频率校准方法，适用于一串行总线时钟脉冲频率校准系统且该系统具有一第一频率调整装置、一第二频率调整装置、一第三频率调整装置及一振荡器，其特征在于，该方法包括下列步骤该第一频率调整装置接收一第一型串行总线输入信号，并依据该第一型串行总线输入信号与该振荡器输出的时钟脉冲频率之间的差异，更改或维持该振荡器输出的时钟脉冲频率，以符合该周期信号的间隔时间；该第二频率调整装置依据该第一型串行总线输入信号的一时钟脉冲信号与该振荡器输出的时钟脉冲频率两者之间的差异，更改或维持该振荡器输出的时钟脉冲频率，以符合该时钟脉冲信号；以及该第三频率调整装置接收一第二型串行总线输入信号且该第二型串行总线输入信号具有至少一特定封包，并根据该振荡器输出的不同时钟脉冲频率所计算出的该至少一特定封包对应的间隔时间是否正确，更改或维持该振荡器输出的时钟脉冲频率，以符合该特定封包对应的时间边界的间隔时间。
20.根据权利要求19所述的方法，其特征在于，该周期信号为一种帧起始信号，以及该至少一特定封包为一种同步时戳封包。
21.根据权利要求19所述的方法，其特征在于，进一步包括下列步骤该第一频率调整装置发出一第一控制信号以更改或维持振荡器输出的时钟脉冲频率， 并产生一第二控制信号；该第二频率调整装置发出一第三控制信号以更改或维持振荡器输出的时钟脉冲频率；以及该第三频率调整装置接收该第二型串行总线输入信号并产生一第四控制信号以更改或维持振荡器输出的时钟脉冲频率，并持续调整振荡器输出的时钟脉冲频率，以符合该至少一特定封包对应的间隔时间。
22.根据权利要求21所述的方法，其特征在于，进一步包括下列步骤利用第三频率调整装置，依据该振荡器输出的时钟脉冲频率计算出从前述其中一特定封包所属间隔时间的时间边界到另一特定封包所属间隔时间的时间边界之间的计数差值， 以产生一工作计数值；以及依据工作计数值与一预设目标值的比对结果，产生该第四控制信号；当工作计数值与预设目标值不同时，更改该第四控制信号的输出，以改变该振荡器输出的时钟脉冲频率；以及当工作计数值与预设目标值相同时，固定该第四控制信号的输出以维持该振荡器输出的时钟脉冲频率。
23.一种串行总线时钟脉冲频率校准方法，适用于一串行总线时钟脉冲频率校准系统且该系统具有一第一频率调整装置、一第二频率调整装置及一振荡器，其特征在于，该方法包括下列步骤该第一频率调整装置接收一第一型串行总线输入信号且该第一型串行总线输入信号具有一第一信息，对该振荡器输出的时钟脉冲频率执行一第一阶段时钟脉冲频率精确度校准过程，获取一第一时钟脉冲频率；以及该第二频率调整装置接收一第二型串行总线输入信号且该第二型串行总线输入信号具有一第二信息，并根据该振荡器输出的时钟脉冲频率执行一第二阶段时钟脉冲频率精确度校正过程，获取一第二时钟脉冲频率。
24.根据权利要求23所述的方法，其特征在于，该第一信息包含至少一周期信号且该第一时钟脉冲频率符合该周期信号的间隔时间，以及该第二信息包含至少一特定封包且该第二时钟脉冲频率符合该至少一特定封包对应的间隔时间。
25.根据权利要求23所述的方法，其特征在于，当第一阶段频率校准过程完成之后，使该第二频率调整装置基于前述振荡器输出的第一时钟脉冲频率持续执行第二阶段时钟脉冲频率精确度校准过程。
26.根据权利要求23所述的方法，其特征在于，进一步包括利用一链接层决定该第一频率调整装置接收第一型串行总线输入信号或该第二频率调整装置接收第二型串行总线输入信号。
27.根据权利要求23所述的方法，其特征在于，该第一型串行总线输入信号与该第二型串行总线输入信号属于不同的通信协议。
全文摘要
本发明揭露一种串行总线时钟脉冲频率校准系统及其方法，本发明串行总线时钟脉冲频率校准系统及其方法，利用第一频率调整装置、第二频率调整装置及第三频率调整装置共享同一振荡器以执行具有不同频率调控范围的多段式时钟脉冲频率精确度校正，故能获取最佳的频率精确度，并能大幅简化系统设计，使元件成本降低。
文档编号G06F1/04GK102346499SQ20101024087
公开日2012年2月8日 申请日期2010年7月23日 优先权日2010年7月23日
发明者李威德, 杨新德, 黄文明 申请人:创惟科技股份有限公司