专利名称：基于ieee1500标准的ip核测试结构及测试方法
技术领域：
本发明涉及集成电路测试领域，具体涉及IP核测试结构和方法。
背景技术：
可编程片上系统SOPC是具有一定通用性的器件，用户可以对SOPC器件进行编程 来实现所需的逻辑功能，具有很高的灵活性。随着集成电路技术的快速发展，SOPC系列器 件的种类日益丰富，性能不断提高，但随着SOPC规模和集成度的不断扩大，对其可靠性要 求也不断提高，其测试工作变得越来越复杂。SOPC器件是基于IP核的设计，在IP核集成到 SOPC内部之后，原本可测的IP核端口访问和控制变得复杂，测试时IP核的隔离、测试存取 机制、测试控制和观察机制等问题便突现出来。为了实现对IP核的测试，首先要解决IP核的测试访问、测试控制及观察机制等大 量的测试问题，需要一种规范化的设计方法。IEEE 1500标准的制定是实现IP核测试的基 础，IEEE 1500标准提供了一种封装结构，在IP核上加上测试封装后，就可以与周围环境隔 离作为单独实体被测试，也不会影响IP核的正常功能。但通过分析IEEE 1500标准，可以 看出在IEEE 1500标准中不包含芯片级测试指令、测试数据和相应的控制信号的生成。在测试数据传递给被测IP核时，目前大多技术采用串行操作模式，使得测试数据 的传递非常耗时。
发明内容
本发明为了解决现有的IP核测试技术耗时长、测试效率低的问题，提供一种应用 于SOPC系统的基于IEEE 1500标准的IP核测试结构及测试方法。基于IEEE 1500标准的IP核测试结构，它包括FPGA处理器和RS232收发器，FPGA 处理器的信号通讯端与RS232收发器的信号通讯端相连，RS232收发器的上位机通讯端用 于与上位机相连，所述FPGA处理器内部固化有数据缓存模块、配置信号生成模块、数据总 线分配模块、测试指令生成模块、i个测试数据生成模块、顶层控制模块和命令总线分配模 块，顶层控制模块的配置信号生成使能信号输出端与配置信号生成模块的配置信号生成使 能信号输入端相连，顶层控制模块的数据总线分配使能信号输出端与数据总线分配模块的 数据总线分配使能信号输入端相连，顶层控制模块的测试指令生成使能信号输出端与测试 指令生成模块的测试指令生成使能信号输入端相连，顶层控制模块的测试数据生成使能 信号输出端同时与i个测试数据生成模块的测试数据生成使能信号输入端相连，测试指令 生成模块的第1、2、…、i个IP核命令控制信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令控制信号输入端相连，测试指令生成模块的命令总线输出端与 命令总线分配模块的信号输入端通过命令总线相连，命令总线分配模块的第1、2、…、i个 命令信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令信号输入端相 连，每个测试数据生成模块的IP核测试数据传输控制信号输出端与对应的被测IEEE 1500 标准封装IP核的测试数据传输控制信号输入端相连，每个测试数据生成模块的IP核测试数据通讯端与对应的被测IEEE 1500标准封装IP核的第一 IP核测试数据通讯端通过数据 总线相连，数据缓存模块的配置信号通讯端与配置信号生成模块的配置信号通讯端相连， 数据缓存模块的测试数据总线通讯端与数据总线分配模块的测试数据总线通讯端通过数 据总线相连，配置信号生成模块的命令总线分配控制信号输出端与命令总线分配模块的总 线分配控制信号输入端相连，配置信号生成模块的测试数据生成控制信号输出端同时与i 个测试数据生成模块的测试数据生成控制信号输入端相连，配置信号生成模块的η个数据 总线分配控制信号输出端与数据总线分配模块的η个数据总线分配控制信号输入端相连， i个测试数据生成模块的第二 IP核测试数据通讯端与数据总线分配模块的IP核测试数据 通讯端通过数据总线相连。它是基于IEEE 1500标准的IP核测试结构实现的，每个测试周期的具体过程如 下步骤A、RS232收发器2接收的数据通过数据缓存模块将串行数据转换成并行数据 存入其内部的FIFO缓存器中，所述数据包括上层指令信号、配置信号和测试激励信号；步骤B、顶层控制模块开启配置信号生成模块，并控制配置信号生成模块从数据缓 存模块中提取配置数据，配置信号生成模块将配置信号锁存在其内部的锁存器中，并将该 配置信号分别发送给数据总线分配模块、测试数据生成模块和命令总线分配模块；步骤C、命令总线分配模块在配置数据的作用下将命令总线与被测IEEE 1500标 准封装IP核的命令控制端口相连接；步骤D、顶层控制模块开启测试指令生成模块，测试指令生成模块在上层指令信号 的控制下产生被测IEEE 1500标准封装IP核的命令控制信号和编码后的测试指令，为被测 IEEE 1500标准封装IP核配置不同测试模式，使得被测IEEE 1500标准封装IP核处于指定 的测试模式下；步骤E、顶层控制模块开启数据总线分配模块，数据总线分配模块在配置数据的作 用下将数据总线与被测IP核对应的测试数据生成模块的数据输入端口相连接；步骤F、顶层控制模块开启i个测试数据生成模块，每个测试数据生成模块向对应 的被测IEEE 1500标准封装IP核传输测试数据传输控制信号，并通过数据总线为对应的被 测IEEE 1500标准封装IP核提供测试激励信号；步骤G、每个测试数据生成模块接收对应的被测IEEE 1500标准封装IP核产生的 测试响应；步骤H、数据总线分配模块接收i个测试数据生成模块发送的测试响应，并将测试 响应存储在数据缓存模块内部的FIFO缓存器中；步骤I、数据缓存模块将并行数据转换成串行数据，通过RS232收发器发送至上位 机，完成一个周期的测试。本发明中采用并行测试总线传输数据，提高测试效率，并发明了总线分配模块，总 线分配模块可以在不同时刻将测试总线分配给不同的IP核，提高了总线利用率，这种基于 IEEE 1500标准的IP核测试结构及测试方法，使集成于SOPC系统的IP核经过IEEE 1500 标准封装后，在测试结构的作用下获得可测性和可控性，实现了并行测试，并能灵活配置测 试顺序，提高了测试效率。本发明通过在FPGA内增加测试结构实现了 IP核的测试，设计简 单而灵活。
图1为基于IEEE 1500标准的IP核测试结构的整体示意图。图2为FPGA处理器 的内部结构示意图。图3为数据缓存模块接收数据状态机的工作原理示意图。图4为数据 缓存模块发送数据状态机的工作原理示意图。图5为配置信号生成模块状态机的工作原理 示意图。图6为总线分配模块状态机的工作原理示意图。图7为测试指令生成模块状态机 的工作原理示意图。图8为测试数据生成模块状态机的工作原理示意图。图9为本发明的 流程图。
具体实施例方式具体实施方式
一、结合图1和图2说明本实施方式，基于IEEE 1500标准的IP核 测试结构，它包括FPGA处理器1和RS232收发器2，FPGA处理器1的信号通讯端与RS232 收发器2的信号通讯端相连，RS232收发器2的上位机通讯端用于与上位机相连，所述FPGA 处理器1内部固化有数据缓存模块1-1、配置信号生成模块1-2、数据总线分配模块1-3、测 试指令生成模块1-4、i个测试数据生成模块1-5、顶层控制模块1-6和命令总线分配模块 1-7，顶层控制模块1-6的配置信号生成使能信号输出端与配置信号生成模块1-2的配置信 号生成使能信号输入端相连，顶层控制模块1-6的数据总线分配使能信号输出端与数据 总线分配模块1-3的数据总线分配使能信号输入端相连，顶层控制模块1-6的测试指令生 成使能信号输出端与测试指令生成模块1-4的测试指令生成使能信号输入端相连，顶层控 制模块1-6的测试数据生成使能信号输出端同时与i个测试数据生成模块1-5的测试数据 生成使能信号输入端相连，测试指令生成模块1-4的第1、2、…、i个IP核命令控制信号输 出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令控制信号输入端相连，测 试指令生成模块1-4的命令总线输出端与命令总线分配模块1-7的信号输入端通过命令总 线相连，命令总线分配模块1-7的第1、2、…、i个命令信号输出端分别与第1、2、…、i个 被测IEEE 1500标准封装IP核的命令信号输入端相连，每个测试数据生成模块1_5的IP核 测试数据传输控制信号输出端与对应的被测IEEE 1500标准封装IP核的测试数据传输控 制信号输入端相连，每个测试数据生成模块1-5的IP核测试数据通讯端与对应的被测IEEE 1500标准封装IP核的第一 IP核测试数据通讯端通过数据总线相连，数据缓存模块1-1的 配置信号通讯端与配置信号生成模块1-2的配置信号通讯端相连，数据缓存模块1-1的测 试数据总线通讯端与数据总线分配模块1-3的测试数据总线通讯端通过数据总线相连，配 置信号生成模块1-2的命令总线分配控制信号输出端与命令总线分配模块1-7的总线分 配控制信号输入端相连，配置信号生成模块1-2的测试数据生成控制信号输出端同时与i 个测试数据生成模块1-5的测试数据生成控制信号输入端相连，配置信号生成模块1-2的 η个数据总线分配控制信号输出端与数据总线分配模块1-3的η个数据总线分配控制信号 输入端相连，i个测试数据生成模块1-5的第二 IP核测试数据通讯端与数据总线分配模块 1-3的IP核测试数据通讯端通过数据总线相连。本实施方式中电脑的RS232标准串口设计可采用美信公司的MAX232芯片作为电 平转换芯片，FPGA处理器1可以采用ALTERA公司的Cyclone EP1C6Q240C8芯片。
具体实施方式
二、结合图1和图2和图9说明本实施方式，基于IEEE 1500标准的
8IP核测试方法，它是基于IEEE 1500标准的IP核测试结构实现的，每个测试周期的具体过 程如下步骤A、RS232收发器2接收的数据通过数据缓存模块1_1将串行数据转换成并 行数据存入其内部的FIFO缓存器中，所述数据包括上层指令信号、配置信号和测试激励信 号；步骤B、顶层控制模块1-6开启配置信号生成模块1-2，并控制配置信号生成模块 1-2从数据缓存模块1-1中提取配置数据，配置信号生成模块1-2将配置信号锁存在其内部 的锁存器中，并将该配置信号分别发送给数据总线分配模块1-3、测试数据生成模块1-5和 命令总线分配模块1-7 ；步骤C、命令总线分配模块1-7在配置数据的作用下将命令总线与被测IEEE 1500 标准封装IP核的命令控制端口相连接；步骤D、顶层控制模块1-6开启测试指令生成模块1-4，测试指令生成模块1_4在 上层指令信号的控制下产生被测IEEE 1500标准封装IP核的命令控制信号和编码后的测 试指令，为被测IEEE 1500标准封装IP核配置不同测试模式，使得被测IEEE 1500标准封 装IP核处于指定的测试模式下；步骤E、顶层控制模块1-6开启数据总线分配模块1-3，数据总线分配模块1_3在 配置数据的作用下将数据总线与被测IP核对应的测试数据生成模块1-5的数据输入端口 相连接；步骤F、顶层控制模块1-6开启i个测试数据生成模块1-5，每个测试数据生成模 块1-5向对应的被测IEEE 1500标准封装IP核传输测试数据传输控制信号，并通过数据总 线为对应的被测IEEE 1500标准封装IP核提供测试激励信号；步骤G、每个测试数据生成模块1-5接收对应的被测IEEE 1500标准封装IP核产 生的测试响应；步骤H、数据总线分配模块1-3接收i个测试数据生成模块1-5发送的测试响应， 并将测试响应存储在数据缓存模块1-1内部的FIFO缓存器中；步骤I、数据缓存模块1-1将并行数据转换成串行数据，通过RS232收发器2发送 至上位机，完成一个周期的测试。
具体实施方式
三、结合图3说明本实施方式，本实施方式是对具体实施方式
二中 步骤A的进一步说明，数据缓存模块1-1的是在数据缓存模块接收数据状态机的控制下工 作，所述数据缓存模块接收数据状态机包括三个状态等待状态、数据缓存状态、等待读取 缓存数据状态；每个状态的工作及各状态之间的跳转为等待状态，等待RS232收发器2发送数据，若检测到RS232收发器2数据到达，则 状态机将转换到数据缓存状态；数据缓存状态，接收RS232收发器2发送的数据，并将接收的数据转换成并行数据 存入FIFO缓存器，若数据存储完毕，状态机将转换到等待读取缓存数据状态；等待读取缓存数据状态，等待配置信号生成模块1-2提取数据，若数据提取完毕， 状态机将转换到等待状态。
具体实施方式
四、结合图5说明本实施方式，本实施方式是对具体实施方式
一中 步骤B的进一步说明，配置信号生成模块1-2是在配置信号生成模块状态机的控制下工作的，所述配置信号生成模块状态机包括三个状态等待配置状态、锁存配置信号状态和发 送配置信号状态；每个状态的工作及各状态之间的跳转为等待配置状态，检测顶层控制模块1-6发出的配置信号生成使能信号，当检测到 所述配置信号生成使能信号时，状态机转换到提取缓存数据状态；锁存配置信号状态，状态机从FIFO缓存器中提取配置信号，并将所述配置信号锁 存锁存器中，锁存完毕后，状态机转换到发送配置信号状态；发送配置信号状态，状态机将配置信号发送给数据总线分配模块1-3、测试数据生 成模块1-5和命令总线分配模块1-7，若数据发送完毕，状态机转换到等待配置状态。
具体实施方式
五、结合图6说明本实施方式，本实施方式是对具体实施方式
一中 步骤C和步骤E的进一步说明，命令总线分配模块1-7和数据总线分配模块1-3均在是总线 分配模块状态机的控制下工作的，所述总线分配模块状态机包括三个状态等待启动状态、 分配状态和等待测试完成状态；每个状态的工作及各状态之间的跳转为等待启动状态，检测顶层控制模块1-6发出的使能信号，当检测到所述使能信号， 则状态机转换到分配状态；分配状态，状态机根据配置数据的内容分配命令总线和数据总线，若总线分配完 成，状态机转换到等待测试完成状态；等待测试完成状态，若测试完成，状态机转换到等待启动状态。
具体实施方式
六、结合图7说明本实施方式，本实施方式是对具体实施方式
一中 步骤D的进一步说明，测试指令生成模块1-4是在测试指令生成模块状态机的控制下工作 的，所述测试指令生成模块状态机包括四个状态等待启动状态、提取控制信号状态、生成 指令信号状态和等待测试完成状态；每个状态的工作及各状态之间的跳转为等待启动状态，检测顶层控制模块1-6发出的测试指令生成使能信号，当检测到 测试指令生成使能信号时，则状态机转换到提取控制信号状态；提取控制信号状态，状态机提取上层指令信号，提取成功时，则状态机转换到生成 指令信号状态；生成指令信号状态，状态机根据上层指令信号向被测IEEE 1500标准封装IP核发 送命令控制信号和编码后的测试指令为被测IEEE 1500标准封装IP核配置测试模式，测试 模式指令信号发送完成，则状态机转换到等待测试完成状态；等待测试完成状态，若测试完成，状态机转换到等待启动状态。
具体实施方式
七、结合图8说明本实施方式，本实施方式是对具体实施方式
一中 步骤F和步骤G的进一步说明，测试数据生成模块1-5是在测试数据生成模块状态机的控 制下工作的，所述测试数据生成模块状态机包括五个状态等待启动状态、提取测试激励信 号状态、激励状态、等待返回测试响应信号状态和发送测试响应信号状态；每个状态的工作 及各状态之间的跳转为等待启动状态，检测顶层控制模块1-6发出的测试数据生成使能信号，当检测到 测试数据生成使能信号时，则状态机转换到提取测试激励信号状态；提取测试激励信号状态，状态机根据测试模式指令信号的内容提取测试激励信 号，提取成功时，则状态机转换到激励状态；激励状态，向对应的被测IEEE 1500标准封装IP核传输测试数据传输控制信号，并通过数据总线为对应的被测IEEE 1500标准封装IP核提供测试激励信号，发送测试数据 传输控制信号和测试激励信号完成，则状态机转换到等待返回测试响应信号状态；等待返回测试响应信号状态，状态机接收被测IEEE 1500标准封装IP核产生的测 试响应，接收测试响应完毕，则状态机转换到发送测试响应信号状态；发送测试响应信号状态，通过数据总线将测试响应存储在数据缓存模块1-1内部 的FIFO缓存器中，存储完成，则状态机转换到等待启动状态。
具体实施方式
八、结合图4说明本实施方式，本实施方式是对步骤H和步骤I的进 一步说明，数据缓存模块1-1是在数据缓存模块发送数据状态机的控制下工作的，所述数 据缓存模块发送数据状态机包括三个状态等待测试完成状态、存储测试响应信号状态、发 送测试响应信号状态；每个状态的工作及各状态之间的跳转为等待测试完成状态，检测数据总线分配模块1-3发送的测试响应信号，若检测到 所述测试响应信号，则状态机转换到存储测试响应信号状态；存储测试响应信号状态，将测试响应信号数据存入FIFO缓存器中，若数据存储完 毕，状态机将转换到发送测试响应信号状态；发送测试响应信号状态，将FIFO缓存器中的并行数据转换成串行数据发送至 RS232收发器2，数据发送完毕，状态机将转换到等待测试完成状态。
权利要求
基于IEEE 1500标准的IP核测试结构，其特征在于它包括FPGA处理器(1)和RS232收发器(2)，FPGA处理器(1)的信号通讯端与RS232收发器(2)的信号通讯端相连，RS232收发器(2)的上位机通讯端用于与上位机相连，所述FPGA处理器(1)内部固化有数据缓存模块(1 1)、配置信号生成模块(1 2)、数据总线分配模块(1 3)、测试指令生成模块(1 4)、i个测试数据生成模块(1 5)、顶层控制模块(1 6)和命令总线分配模块(1 7)，顶层控制模块(1 6)的配置信号生成使能信号输出端与配置信号生成模块(1 2)的配置信号生成使能信号输入端相连，顶层控制模块(1 6)的数据总线分配使能信号输出端与数据总线分配模块(1 3)的数据总线分配使能信号输入端相连，顶层控制模块(1 6)的测试指令生成使能信号输出端与测试指令生成模块(1 4)的测试指令生成使能信号输入端相连，顶层控制模块(1 6)的测试数据生成使能信号输出端同时与i个测试数据生成模块(1 5)的测试数据生成使能信号输入端相连，测试指令生成模块(1 4)的第1、2、…、i个IP核命令控制信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令控制信号输入端相连，测试指令生成模块(1 4)的命令总线输出端与命令总线分配模块(1 7)的信号输入端通过命令总线相连，命令总线分配模块(1 7)的第1、2、…、i个命令信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令信号输入端相连，每个测试数据生成模块(1 5)的IP核测试数据传输控制信号输出端与对应的被测IEEE 1500标准封装IP核的测试数据传输控制信号输入端相连，每个测试数据生成模块(1 5)的IP核测试数据通讯端与对应的被测IEEE 1500标准封装IP核的第一IP核测试数据通讯端通过数据总线相连，数据缓存模块(1 1)的配置信号通讯端与配置信号生成模块(1 2)的配置信号通讯端相连，数据缓存模块(1 1)的测试数据总线通讯端与数据总线分配模块(1 3)的测试数据总线通讯端通过数据总线相连，配置信号生成模块(1 2)的命令总线分配控制信号输出端与命令总线分配模块(1 7)的总线分配控制信号输入端相连，配置信号生成模块(1 2)的测试数据生成控制信号输出端同时与i个测试数据生成模块(1 5)的测试数据生成控制信号输入端相连，配置信号生成模块(1 2)的n个数据总线分配控制信号输出端与数据总线分配模块(1 3)的n个数据总线分配控制信号输入端相连，i个测试数据生成模块(1 5)的第二IP核测试数据通讯端与数据总线分配模块(1 3)的IP核测试数据通讯端通过数据总线相连。
2.基于IEEE1500标准的IP核测试方法，其特征在于它是基于IEEE 1500标准的IP 核测试结构实现的，每个测试周期的具体过程如下步骤A、RS232收发器(2)接收的数据通过数据缓存模块(1-1)将串行数据转换成并 行数据存入其内部的FIFO缓存器中，所述数据包括上层指令信号、配置信号和测试激励信 号；步骤B、顶层控制模块(1-6)开启配置信号生成模块(1-2)，并控制配置信号生成模块 (1-2)从数据缓存模块(1-1)中提取配置数据，配置信号生成模块(1-2)将配置信号锁存在 其内部的锁存器中，并将该配置信号分别发送给数据总线分配模块(1-3)、测试数据生成模 块(1-5)和命令总线分配模块(1-7)；步骤C、命令总线分配模块(1-7)在配置数据的作用下将命令总线与被测IEEE 1500标 准封装IP核的命令控制端口相连接；步骤D、顶层控制模块(1-6)开启测试指令生成模块(1-4)，测试指令生成模块(1-4)在上层指令信号的控制下产生被测IEEE 1500标准封装IP核的命令控制信号和编码后的 测试指令，为被测IEEE 1500标准封装IP核配置不同测试模式，使得被测IEEE 1500标准 封装IP核处于指定的测试模式下；步骤E、顶层控制模块(1-6)开启数据总线分配模块(1-3)，数据总线分配模块(1-3) 在配置数据的作用下将数据总线与被测IP核对应的测试数据生成模块(1-5)的数据输入 端口相连接；步骤F、顶层控制模块(1-6)开启i个测试数据生成模块(1-5)，每个测试数据生成模 块(1-5)向对应的被测IEEE 1500标准封装IP核传输测试数据传输控制信号，并通过数据 总线为对应的被测IEEE 1500标准封装IP核提供测试激励信号；步骤G、每个测试数据生成模块(1-5)接收对应的被测IEEE 1500标准封装IP核产生 的测试响应；步骤H、数据总线分配模块(1-3)接收i个测试数据生成模块(1-5)发送的测试响应， 并将测试响应存储在数据缓存模块(1-1)内部的FIFO缓存器中；步骤I、数据缓存模块(1-1)将并行数据转换成串行数据，通过RS232收发器(2)发送 至上位机，完成一个周期的测试。
3.根据权利要求2所述的基于IEEE1500标准的IP核测试方法，其特征在于数据缓存 模块(1-1)的是在数据缓存模块接收数据状态机的控制下工作，所述数据缓存模块接收数 据状态机包括三个状态等待状态、数据缓存状态、等待读取缓存数据状态；每个状态的工 作及各状态之间的跳转为等待状态，等待RS232收发器(2)发送数据，若检测到RS232收发器(2)数据到达，则 状态机将转换到数据缓存状态；数据缓存状态，接收RS232收发器(2)发送的数据，并将接收的数据转换成并行数据存 入FIFO缓存器，若数据存储完毕，状态机将转换到等待读取缓存数据状态；等待读取缓存数据状态，等待配置信号生成模块(1-2)提取数据，若数据提取完毕，状 态机将转换到等待状态。
4.根据权利要求2所述的基于IEEE1500标准的IP核测试方法，其特征在于配置信号 生成模块(1-2)是在配置信号生成模块状态机的控制下工作的，所述配置信号生成模块状 态机包括三个状态等待配置状态、锁存配置信号状态和发送配置信号状态；每个状态的 工作及各状态之间的跳转为等待配置状态，检测顶层控制模块(1-6)发出的配置信号生成使能信号，当检测到所 述配置信号生成使能信号时，状态机转换到提取缓存数据状态；锁存配置信号状态，状态机从FIFO缓存器中提取配置信号，并将所述配置信号锁存锁 存器中，锁存完毕后，状态机转换到发送配置信号状态；发送配置信号状态，状态机将配置信号发送给数据总线分配模块(1-3)、测试数据生成 模块(1-5)和命令总线分配模块(1-7)，若数据发送完毕，状态机转换到等待配置状态。
5.根据权利要求2所述的基于IEEE1500标准的IP核测试方法，其特征在于命令总线 分配模块(1-7)和数据总线分配模块(1-3)均在是总线分配模块状态机的控制下工作的， 所述总线分配模块状态机包括三个状态等待启动状态、分配状态和等待测试完成状态； 每个状态的工作及各状态之间的跳转为等待启动状态，检测顶层控制模块(1-6)发出的使能信号，当检测到所述使能信号，则 状态机转换到分配状态；分配状态，状态机根据配置数据的内容分配命令总线和数据总线，若总线分配完成，状 态机转换到等待测试完成状态；等待测试完成状态，若测试完成，状态机转换到等待启动状态。
6.根据权利要求2所述的基于IEEE1500标准的IP核测试方法，其特征在于测试指令 生成模块(1-4)是在测试指令生成模块状态机的控制下工作的，所述测试指令生成模块状 态机包括四个状态等待启动状态、提取控制信号状态、生成指令信号状态和等待测试完成 状态；每个状态的工作及各状态之间的跳转为等待启动状态，检测顶层控制模块(1-6)发出的测试指令生成使能信号，当检测到测 试指令生成使能信号时，则状态机转换到提取控制信号状态；提取控制信号状态，状态机提取上层指令信号，提取成功时，则状态机转换到生成指令 信号状态；生成指令信号状态，状态机根据上层指令信号向被测IEEE 1500标准封装IP核发送命 令控制信号和编码后的测试指令为被测IEEE 1500标准封装IP核配置测试模式，测试模式 指令信号发送完成，则状态机转换到等待测试完成状态；等待测试完成状态，若测试完成，状态机转换到等待启动状态。
7.根据权利要求2所述的基于IEEE1500标准的IP核测试方法，其特征在于测试数据 生成模块(1-5)是在测试数据生成模块状态机的控制下工作的，所述测试数据生成模块状 态机包括五个状态等待启动状态、提取测试激励信号状态、激励状态、等待返回测试响应 信号状态和发送测试响应信号状态；每个状态的工作及各状态之间的跳转为等待启动状态，检测顶层控制模块(1-6)发出的测试数据生成使能信号，当检测到测 试数据生成使能信号时，则状态机转换到提取测试激励信号状态；提取测试激励信号状态，状态机根据测试模式指令信号的内容提取测试激励信号，提 取成功时，则状态机转换到激励状态；激励状态，向对应的被测IEEE 1500标准封装IP核传输测试数据传输控制信号，并通 过数据总线为对应的被测IEEE 1500标准封装IP核提供测试激励信号，发送测试数据传输 控制信号和测试激励信号完成，则状态机转换到等待返回测试响应信号状态；等待返回测试响应信号状态，状态机接收被测IEEE 1500标准封装IP核产生的测试响 应，接收测试响应完毕，则状态机转换到发送测试响应信号状态；发送测试响应信号状态，通过数据总线将测试响应存储在数据缓存模块(1-1)内部的 FIFO缓存器中，存储完成，则状态机转换到等待启动状态。
8.根据权利要求2所述的基于IEEE1500标准的IP核测试方法，其特征在于数据缓存 模块(1-1)是在数据缓存模块发送数据状态机的控制下工作的，所述数据缓存模块发送数 据状态机包括三个状态等待测试完成状态、存储测试响应信号状态、发送测试响应信号状 态；每个状态的工作及各状态之间的跳转为等待测试完成状态，检测数据总线分配模块(1-3)发送的测试响应信号，若检测到所 述测试响应信号，则状态机转换到存储测试响应信号状态；存储测试响应信号状态，将测试响应信号数据存入FIFO缓存器中，若数据存储完毕，状态机将转换到发送测试响应信号状态；发送测试响应信号状态，将FIFO缓存器中的并行数据转换成串行数据发送至RS232收 发器(2)，数据发送完毕，状态机将转换到等待测试完成状态。
全文摘要
基于IEEE 1500标准的IP核测试结构及测试方法，涉及IP核测试结构和方法，解决了现有的IP核测试技术耗时长、测试效率低的问题，过程如下一、开启配置信号生成模块，生成测试所需的配置信号；二、开启命令总线分配模块，在配置信号的作用下将命令总线与被测IP核的命令信号线相连。三、开启测试指令生成模块，在上层控制指令的作用下，给被测IP核提供控制信号和编码后的测试指令。四、开启数据总线分配模块，配置测试数据传输的通路。五、开启相应的测试数据生成模块，给被测IP核提供测试激励。六、使被测IP核正常工作，捕获IP核的测试响应。本发明通过在FPGA内增加测试结构实现了IP核的测试，设计简单而灵活。
文档编号G06F11/22GK101976216SQ201010519749
公开日2011年2月16日 申请日期2010年10月26日 优先权日2010年10月26日
发明者乔立岩, 付宁, 俞洋, 彭喜元, 杨智明, 王帅 申请人:哈尔滨工业大学