专利名称：片上系统调试验证装置和方法
技术领域：
本发明涉及片上系统(System on Chip,以下简称S0C)领域，尤其涉及一种SOC调 试验证装置和方法。
背景技术：
在SOC芯片的前期开发中，系统的调试验证是芯片能否开发成功的关键。一个复 杂的SOC的系统，由众多的IP模块组成，各个模块都要参与整个系统的验证。在SOC芯片 进行前期验证时，一般会采用软核的方式，把各个IP模块综合后，载入现场可编程门阵列 (Field-Programmable Gate Array，以下简称 FPGA)平台。由于IP模块的保密性及厂家之间的合作问题，在工作的前期，一般很难拿到IP厂 家的软核；再就是FPGA平台的资源有限，新的IP系统的加入，有时会造成系统资源不够的 情况，这两种情况，往往会阻碍开发的进度，降低开发的效率。针对此问题，目前，在SOC芯片的前期验证调试中，在进行IP模块的整合时，一般 会更换新的资源更大的FPGA平台，加上IP质量风险性，这又在很大程度上增加了 SOC芯片 的开发成本。
发明内容
本发明所要解决的技术问题在于提供一种片上系统调试验证装置和方法，实现对 IP硬核和SOC系统进行充分的验证，极大提高了 SOC产品的开发效率，降低了开发成本。为解决上述技术问题，本发明片上系统调试验证装置和方法采用如下技术方案一种片上系统调试验证装置，所述片上系统调试验证装置与FPGA平台为总线连 接，通过所述总线连接，执行片上系统SOC调试验证。包括支持总线连接的IP核单元和FPGA接口单元；所述FPGA接口单元通过所述总线与所述IP核单元相连接，并通过所述总线与 FPGA平台相连接。还包括调试接口单元，与所述IP核单元相连接，用于对所述IP核单元进行实时调试。所述总线为PCI总线。所述总线为高级微处理器总线架构AMBA总线。所述AMBA 总线包括HRDATA[31..0]、冊DATA[31..0]、HADDR[31..0]、 HRESP [1. . 0]、HBURST [2. . 0]、HSIZE [2. . 0]、HTRANS [1. . 0]、HRESETn, HGRANT, HREADY, HBUSREQ、HWRITE、HCLK。所述调试接口单元通过JRST、JTCK、JTDI、JTDO、JTMS把JTAG调试工具与IP核单元连接在一起。所述IP核单元设置有数个为其调试提供驱动能力的上拉电阻。
所述IP核单元的IP核为IP硬核。一种片上系统调试验证方法，片上系统调试验证装置与FPGA平台通过总线相连接，通过IP硬核方式，执行片上 系统SOC调试验证。在本发明的实施例中，在前期的SOC系统验证时，在没有IP软核或FPGA平台资源 不够时，可利用该片上系统调试验证装置通过总线把IP核单元与FPGA平台连接在一起，对 IP硬核和SOC系统进行充分的验证，该装置极大提高了 SOC产品的开发效率，降低了开发成 本。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述 中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些 实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附 图获得其他的附图。图1为本发明实施例片上系统调试验证装置的结构示意图之一；图2为本发明实施例片上系统调试验证装置的结构示意图之二 ；图3为本发明实施例IP核单元的结构示意图之一；图4为本发明实施例IP核单元的结构示意图之二 ；图5为本发明实施例IP核单元的结构示意图之三；图6为本发明实施例IP核单元的结构示意图之四；图7为本发明实施例FPGA接口单元的结构示意图；图8为本发明实施例调试接口单元的结构示意图；图9为本发明实施例片上系统调试验证方法的流程图。附图标记说明1-片上系统调试验证装 2-FPGA平台； 11-IP核单元；置；12-FPGA接口单元；13-调试接口单元。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发 明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施 例，都属于本发明保护的范围。本发明实施例提供一种片上系统调试验证装置和方法，实现对IP硬核和SOC系统 进行充分的验证，极大提高了 SOC产品的开发效率，降低了开发成本。本发明实施例提供一种片上系统调试验证装置，如图1所示，该片上系统调试验 证装置1与FPGA平台2为总线连接，通过所述总线连接，执行片上系统SOC调试验证。在前期的SOC系统验证时，在没有IP软核或FPGA平台资源不够时，可利用该片上 系统调试验证装置通过总线把IP核单元与FPGA平台连接在一起，对IP硬核和SOC系统进 行充分的验证，该装置极大提高了 SOC产品的开发效率，降低了开发成本。
进一步地，如图2所示，本发明一个优选的实施例中，该片上系统调试验证装置1 包括支持总线连接的IP核单元11和FPGA接口单元12 ；所述FPGA接口单元12通过所述总线与所述IP核单元11相连接，并通过所述总 线与FPGA平台2相连接。再进一步地，该装置还包括调试接口单元13，与所述IP核单元11相连接，用于对所述IP核单元11进行实时调试ο进一步地，上述总线为可以实现的各种总线，例如所述总线为PCI总线，在本实施 例中，优选为，所述总线为高级微处理器总线架构AMBA总线。进一步地，所述IP核单元的IP核为IP硬核。通过IP硬核的方式，实现对SOC系 统的FPGA平台的调试验证。以下以一个具体的实施例说明本发明的技术方案，如图3-图6所示，IP核单元 为肌(包括肌4州18州1(州10)，肌为具有AMBA总线的IP核单元，该IP核单元的IP核为 IP硬核，通过AMBA总线与FPGA平台连接，以进行SOC系统的调试验证。需要用到的AMBA 总线包括 HRDATA[31. . 0]、HWDATA[31. . 0]、HADDR[31. . 0]、HRESP[1. . 0]、HBURST[2. . 0]、 HSIZE[2. · 0]、HTRANS[1. · 0]、HRESETn、HGRANT、HREADY、HBUSREQ、HWRITE、HCLK。如图 7 所 示，C0N2为FPGA接口，通过该接口可把FPGA平台与IP核单元连接在一起。如图8所示， CONl为JTAG调试接口，该接口通过JRST、JTCK、JTDI、JTDO、JTMS把JTAG调试工具与IP核 单元连接在一起，通过此接口，可方便的对IP核单元的IP硬核进行实时调试。进一步地， 图3中的R2、R4、R5、R6、R7为相应网络的上拉电阻，为其调试提供驱动能力。在本发明的实施例中，在前期的SOC系统验证时，在没有IP软核或FPGA平台资源 不够时，可利用该片上系统调试验证装置通过AMBA总线把IP核单元与FPGA平台连接在一 起，通过IP硬核的方式，实现对SOC系统的FPGA平台验证，该方法通过IP硬核的方式，无 需IP软核，方便了外置模块的实时调试，有效节省了 FPGA平台的系统资源，该装置极大提 高了 SOC产品的开发效率，降低了开发成本。本发明实施例还提供了一种利用上述片上系统调试验证装置进行片上系统调试 验证的方法，如图9所示，该方法包括步骤101、片上系统调试验证装置与FPGA平台通过总线相连接，通过IP硬核方式， 执行片上系统SOC调试验证。如图2所示，该片上系统调试验证装置1包括支持总线连接的IP核单元11和 FPGA接口单元12 ；其中，IP核单元的IP核为IP硬核，通过总线与FPGA接口单元12相连 接，并进一步通过FPGA接口单元12与FPGA平台2总线连接，以通过IP硬核的验证，实现 SOC系统的FPGA平台调试验证。该片上系统调试验证装置1还包括调试接口单元13，与IP核单元11相连接，用 于对IP核单元11进行实时调试。进一步地，上述总线优选为高级微处理器总线架构AMBA总线。在本发明的实施例中，在前期的SOC系统验证时，在没有IP软核或FPGA平台资源 不够时，可利用该片上系统调试验证装置通过AMBA总线把IP核单元与FPGA平台连接在一 起，通过IP硬核的方式，实现对SOC系统的FPGA平台验证，该方法采用IP硬核方式，无需IP软核，方便了外置模块的实时调试，有效节省了 FPGA平台的系统资源，极大提高了 SOC产 品的开发效率，降低了开发成本。通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借 助软件加必需的通用硬件的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳 的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部 分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计 算机的软盘，硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机， 服务器，或者网络设备等)执行本发明各个实施例所述的方法。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何 熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵 盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
权利要求
1.一种片上系统调试验证装置，其特征在于，所述片上系统调试验证装置与FPGA平台 为总线连接，通过所述总线连接，执行片上系统SOC调试验证。
2.根据权利要求1所述的装置，其特征在于，包括 支持总线连接的IP核单元和FPGA接口单元；所述FPGA接口单元通过所述总线与所述IP核单元相连接，并通过所述总线与FPGA平 台相连接。
3.根据权利要求2所述的装置，其特征在于，还包括调试接口单元，与所述IP核单元相连接，用于对所述IP核单元进行实时调试。
4.根据权利要求3所述的装置，其特征在于， 所述总线为PCI总线。
5.根据权利要求3所述的装置，其特征在于， 所述总线为高级微处理器总线架构AMBA总线。
6.根据权利要求5所述的装置，其特征在于，所述 AMBA 总线包括HRDATA[31. . 0]、HWDATA[31. . 0]、HADDR[31. . 0]、HRESP[1. . 0]、 HBURST[2. · 0]、HSIZE[2. · 0]、HTRANS[1. · 0]、HRESETn、HGRANT、HREADY、H β USREQ、HWRITE、 HCLK0
7.根据权利要求5所述的装置，其特征在于，所述调试接口单元通过JRST、JTCK、JTDI、JTD0、JTMS把JTAG调试工具与IP核单元连接在一起。
8.根据权利要求5所述的装置，其特征在于，所述IP核单元设置有数个为其调试提供驱动能力的上拉电阻。
9.根据权利要求1-8任一权利要求所述的装置，其特征在于， 所述IP核单元的IP核为IP硬核。
10.一种片上系统调试验证方法，其特征在于，片上系统调试验证装置与FPGA平台通过总线相连接，通过IP硬核方式，执行片上系统 SOC调试验证。
全文摘要
本发明实施例公开了一种片上系统调试验证装置和方法，涉及SOC领域，实现对IP硬核和SOC系统进行充分的验证，极大提高了SOC产品的开发效率，降低了开发成本。一种片上系统调试验证装置，所述片上系统调试验证装置与FPGA平台为总线连接，通过所述总线连接，执行片上系统SOC调试验证。本发明应用于SOC系统验证。
文档编号G06F11/26GK102043699SQ20101052809
公开日2011年5月4日 申请日期2010年11月2日 优先权日2010年11月2日
发明者杨元成 申请人:青岛海信信芯科技有限公司