专利名称：时间偏差处理装置及其处理方法
技术领域：
本发明涉及通信技术中的芯片之间多位高速并行接ロ之间的时间偏差，尤其涉及一种时间偏差处理装置及其处理方法。
背景技术：
进入21世纪以来，全球通讯产业以惊人的速度成长，表现出了巨大的潜力和迅猛的发展势头，其发展正在全球范围内改变信息产业的布局。芯片之间多位高速并行接ロ之间的时间偏差，对通信的发展具有重要的影响。芯片之间多位高速并行接ロ，如图I所示，CHIPO为数据发送芯片，CHIPl为数据接收芯片，CLOCK为时钟，DATA LINE为N位的数据线，在时钟CLOCK的控制下，N位数据从数据发送芯片(CHIPO)传输至到数据接收芯片(CHIPl)。例如高速DRAM接ロ(包含DDR/DDR2/DDR3等)，高速NAND Flash接ロ，高速的MDDI接ロ等等。 数据线DATA的各个信号之间存在时间偏差(SKEW，即信号延时不同而导致的偏差)，而此时间偏差(SKEW)的来源有三个方面信号由数据发送芯片(CHIPO)产生的时间偏差(SKEW)，即tSKEW_0UT，信号由印制电路板(PrintedCircuitBoard，简称PCB)产生的 SKEW，即 tSKEW_PCB，信号由数据接收芯片(CHIPl)产生的时间偏差(SKEW)，即tSKEW_IN，这些时间偏差(SKEW)的存在导致数据DATA的有效窗ロ变小，如图2所示。T为数据DATA的速率周期，Tskew为数据DATA间的总SKEW。对于传统低速率信号来说，由于T很大,Tskew的影响可以被忽略,随着数据的速率提升，Tskew的影响就无法被忽略。例如假设Tskew为O-Ins (奈秒,十亿分之一秒)；当数据的速率为50Mbps (兆位/秒)时,T为20ns,此时数据的有效窗ロ为18ns，故可以忽略Tskew的影响；当数据的速率为500Mbps时，T为2ns，此时数据的有效窗ロ甚至为O。由此可见对于高速接口数据，时间偏差(SKEW)的控制非常重要。理想中的多位高速并行接ロ，数据发送芯片(CHIPO)在一时刻发送多位数据，通过多位数据线传输，数据接收芯片(CHIPl)在另ー时刻同时接收到多位数据。在实际的应用中，由于时间偏差的原因，数据接收芯片(CHIPl)接收到多位数据的时刻可能不同。因此，需要对时间偏差进行测量和消除，目标是让尽量使数据接收芯片在同一时刻接收到数据发送芯片发送的多位数据。传统方法主要是根据时间偏差(SKEW)产生的原因加以控制，例如为了减小tSKEW_PCB，要求所有信号在印制电路板(PCB)的走线尽量保持一致。此方法的弊端在于要达到足够小的时间偏差(SKEW)，对芯片和印制电路板(PCB)的要求极高，且无法消除产品的エ艺偏差和个体偏差。
发明内容
本发明的目的在于提供一种时间偏差处理装置及其处理方法，可以测量时间偏差并自动予以消除，且对芯片和印制电路板(PCB)的要求不高；并且在电源电压和温度发生变化时，可以周期性測量时间偏差并自动予以消除，成本低，非常适用于推广和应用。
上述目的通过下述技术方案实现一种时间偏差处理装置，包括数据发送芯片，数据接收芯片和N位数据线；所述数据接收芯片包括时序控制単元，命令生成単元，延时调节单元，数据抓取単元和数据比较单元；所述命令生成単元，用于发送命令通知所述数据发送芯片发送数据，由所述时序控制单元控制；所述延时调节单元包括N个可调延时线，每个所述可调延时线的延时值由所述时序控制单元控制；所述N位数据线和N个可调延时线对应连接；所述数据抓取単元，包括N个锁存器，用于抓取延时后的数据，由所述时序控制单元和时钟控制；所述N个可调延时线和N个锁存器对应连接；所述数据比较单元，包括N个比较器，由所述时序控制单元控制；所述N个锁存器和N个比较器对应连接；所述时序控制单元，控制命令生成単元，延时调节単元，数据抓取単元和数据比较单元。每个所述可调延时线是K级可调延时线，由K个延时単元串联组成，K个延时単元的K个选通信号分别为K-l，K-2，K-3，· · ·，0 ;上述时间偏差处理装置的偏差处理方法包括时间偏差的測量方法，包括如下步骤第一歩所述时序控制单元，将延时调节单元的有效选通信号的序号(用m表示)赋值，m = K-I ；第二步所述时序控制单元控制延时调节単元，使N个K级可调延时线第m个选通信号有效，其他选通信号无效；第三步所述时序控制单元控制所述命令生成単元，发送命令通知所述数据发送芯片发送特征数据并将特征数据对应发送至N个比较器；第四步所述时序控制单元控制N个锁存器，延时后抓取数据，并将N个延时后抓取数据对应发送至N个比较器；第五步所述时序控制单元控制每一个比较器将延时后抓取数据与特征数据进行比较，并记录延时后抓取数据与特征数据相比是否正确；第六步所述时序控制单元判断m是否为零；如果m不等于零则m = m_l,跳转至第二步；如果m等于零则进行第七步所述时序控制单元对每个K级可调延时线的K个记录数据进行比较，根据比较结果得到每个K级可调延时线需要的延时值，确定每个K级可调延时线需要接入的延时单元的级数并上传至时序控制单元；进而确定N个K级可调延时线需要接入的延时单元的级数并上传至时序控制单元；第八步结束时间偏差的測量方法。所述时间偏差处理方法包括时间偏差的消除方法，所述消除方法在測量方法结束后运行；包括如下步骤第一歩根据时间偏差的測量方法确定的每个K级可调延时线需要接入的延时单元的级数，所述时序控制单元控制N个K级可调延时线接入的延时单元的级数；第二步所述时序控制单元控制所述命令生成単元，发送命令通知所述数据发送芯片发送需要传输的数据；
第三步N个K级可调延时线根据每个K级可调延时线接入的延时单元的级数对数据分别进行延时；第四步所述时序控制单元和时钟控制数据抓取単元抓取延时后的数据。本发明的时间偏差处理装置及其处理方法，可以测量时间偏差并自动予以消除，且对芯片和印制电路板(PCB)的要求不高；并且在电源电压和温度发生变化时，可以周期性測量时间偏差并自动予以消除，成本低，非常适用于推广和应用。
图I是芯片之间多位高速并行接ロ的结构示意图；
图2是时间偏差的存在导致数据的有效窗ロ变小的不意图；图3是本发明时间偏差处理装置的数据接收芯片的示意图；图4是本发明时间偏差处理装置的可调延时线的示意图；图5是本发明时间偏差处理装置的可调延时线的ー种延时単元的示意图；图6是本发明时间偏差处理装置的可调延时线的另一种延时単元的示意图；图7是本发明时间偏差处理方法的时间偏差的測量方法的流程图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的时间偏差处理装置及其处理方法进行进一歩详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。实施例一本发明的时间偏差处理装置，包括数据发送芯片CHIP0，数据接收芯片CHIPl和N位数据线DATA LINE，数据从数据发送芯片CHIPO经过N位数据线DATA LINE传输至数据接收芯片CHIPl ;N位数据线DATA LINE分别用第I位数据线，第2位数据线，第3位数据线，...，第N位数据线表示。本发明的时间偏差处理装置对时间偏差的处理包括測量时间偏差和消除时间偏差。如图3所示,所述数据接收芯片CHIPl包括时序控制单元,命令生成单元,延时调节单元，数据抓取単元和数据比较单元。所述命令生成単元，用于发送命令通知所述数据发送芯片CHIPO发送数据，由所述时序控制单元控制在測量时间偏差的过程中，时序控制单元控制命令生成单元发送命令通知数据发送芯片CHIPO发送特征数据(该特征数据只用于测量时间偏差)；在消除时间偏差的过程中，时序控制单元控制命令生成单元发送命令通知数据发送芯片CHIPO发送需要传输的数据。所述延时调节单元包括N个可调延时线，每个所述可调延时线的延时值由所述时序控制单元控制。N个可调延时线分别用第I个可调延时线，第2个可调延时线，第3个可调延时线，...，第N个可调延时线表示。N位数据线和N个可调延时线对应连接，即第I位数据线和第I个可调延时线连接，第2位数据线和第2个可调延时线连接，...，第N位数据线和第N个可调延时线连接。所述数据抓取単元包括N个锁存器，用于抓取延时后的数据，由所述时序控制单元和时钟CLOCK控制在測量和消除时间偏差的过程中，所述时序控制单元和时钟CLOCK控制所述数据抓取単元抓取延时后的数据。如果只是在时钟CLOCK控制下，所述数据抓取単元抓取延时后的数据既包括有效数据也包括无效数据；增加所述时序控制单元共同进行控制，选择出有效数据，进行进ー步处理。N个锁存器分别用第I个锁存器，第2个锁存器，第3个锁存器，...，第N个锁存器表示。N个可调延时线和N个锁存器对应连接，即第I个可调延时线和第I个锁存器连接，第2个可调延时线和第3个锁存器连接，...，第N个可调延时线和第N个锁存器连接。所述数据比较单元，包括N个比较器，由所述时序控制单元控制。
在測量时间偏差的过程中，所述数据比较单元将延时后抓取数据与特征数据进行比较，并记录延时后抓取数据与特征数据相比是否正确；在消除时间偏差的过程中，所述数据比较单元将每个所述可调延时线需要的延时值上传至时序控制単元。N个比较器分别用第I个比较器，第2个比较器，第3个比较器，...，第N个比较器表示。N个锁存器和N个比较器对应连接，即第I个锁存器和第I个比较器连接，第2个锁存器和第2个比较器连接，...，第N个锁存器和第N个比较器连接。优选的，比较器的输入端是两个；在測量时间偏差的过程中，比较器的输入分别是特征数据和延时后的数据。所述时序控制单元,控制命令生成単元,延时调节单元，数据抓取单元和数据比较单元在測量时间偏差的过程中，所述时序控制单元控制命令生成単元，延时调节单元，数据抓取単元和数据比较单元；时序控制单元控制将特征数据传输至数据比较单元。在消除时间偏差的过程中，所述时序控制单元控制命令生成単元，延时调节单元和数据抓取単元。优选的,所述比较器是D类型触发器(D type flip-flop, DFF)。优选的，如图4所示，每个所述可调延时线是K级可调延时线，由K个延时単元(用DLY_CELL表示)串联组成，K个延时单元(DLY_CELL)分别用K号延时单元，(K-I)号延时单元，(K-2)号延时单元,...,I号延时单元表示ボ个延时单元的K个选通信号分别为K-1,K_2，Κ_3，···，O ο每个延时单元包括三个输入端(分别用i0，il，s表示)，I个输出端(用O表示)和I个使能信号端(用en表示)。每个延时单元的一个输入端与需要延时的信号(用i表示)连接，将延时単元的这ー输入端定义为需要延时的信号的输入端i0 ;每个延时单元的另ー个输入端与选通信号连接，将延时単元的这ー输入端定义为选通信号端s ;延时单元的第三个输入端与其它延时単元的输出端ο串联，将延时单元的这ー输入端定义为串联端il ;每个延时单元的使能信号端en与使能信号连接。姆个延时单元的延时为Tdelay_cell ；在K号延时单元的选通信号(即K-1)有效时，K个延时単元接入可调延时线，可调延时线的延时值为KXTdelay_Cell ;即对数据进行的延时为KXTdelay_Cell ；在(K-I)号延时单元的选通信号(即K-2)有效时，K-I个延时单元接入可调延时线，可调延时线的延时值为(K-I) XTdelay_Cell ;即对数据进行的延时为(K_l) XTdelay_cell ；在I号延时单元的选通信号(即O)有效时，I个延时单元接入可调延时线，可调延时线的延时值为Tdelay_Cell ;即对数据进行的延时为I X Tdelay_Cell。优选的，如图5所示,每个所述延时单元包括一个与门(用and表示)，两个或非门(用nor表示)和一个或多个延时门(用buf表示)；多个延时门buf串联。每个延时单兀的延时Tdelay_cell = 2XTnor+nXTbuf ; (Tnor和Tbuf分别为或非门nor和延时门buf的门延时,η为延时门buf的个数)。实际使用中可根据需要的Tdelay_cell决定延时门buf的个数(即η的大小)。与门and的两个输入端,一个输入端作为选通信号输入端s,另一输入端作为需要延时的信号的输入端i0 ;与门and的输出端作为或非门nor的一个输入,使能信号或上一号延时单元的输出作为或非门nor的一个输入(即串联端il);或非门nor的输出作为延时门buf的输入，多个延时门buf串联；延时门buf的输出作为另一或非门nor的输入，使能信号作为这一或非门nor的另一输入，这一或非门nor的输出作为下一号延时单元的输入或该可调延时线的输出。使能信号(en)为低电平时，可调延时线工作，选通信号输入端(S)为高电平时，选择通过。优选的,如图6所示,每个所述延时单元包括一个或门(用or表示)，两个与非门(用nand表示)和一个或多个延时门(用buf表示)；多个延时门buf串联。每个延时单兀的延时Tdelay_cell = 2 X Tnand+n X Tbuf ； (Tnand和Tbuf分别为与非门nand和延时门buf的门延时,η为延时门buf的个数)。实际使用中可根据需要的Tdelay_cell决定延时门buf的个数(即η的大小)。或门or的两个输入端,一个输入端作为选通信号输入端s,另一输入端作为需要延时的信号的输入端i0 ;或门or的输出端作为与非门nand的一个输入,使能信号或上一号延时单元的输出作为与非门nand的一个输入(即串联端il);与非门nand的输出作为延时门buf的输入，延时门buf的输出作为另一延时门buf的输入，使能信号作为这一延时门buf的输入，多个延时门buf串联；延时门buf的输出作为另一与非门nand的输入，使能信号作为这一与非门nand的另一输入,这一与非门nand的输出作为下一号延时单元的输入或该可调延时线的输出。使能信号(en)为高电平时，可调延时线工作，选通信号输入端(S)为低电平时，选择通过。实施例二实施例一时间偏差处理装置的时间偏差处理方法，所述时间偏差处理方法包括时间偏差的测量方法，包括如下步骤第一步所述时序控制单元，将延时调节单元(即N个K级可调延时线)的有效选 通信号的序号(用m表不)赋值，m = K-I ；第二步所述时序控制单元控制延时调节单元(即N个K级可调延时线)，使N个K级可调延时线第m个选通信号有效，其他选通信号无效；第三步所述时序控制单元控制所述命令生成单元，发送命令通知所述数据发送芯片发送特征数据并将特征数据对应发送至N个比较器；第四步所述时序控制单元控制N个锁存器，延时后抓取数据，并将N个延时后抓取数据对应发送至N个比较器；第五步所述时序控制单元控制每一个比较器将延时后抓取数据与特征数据进行比较，并记录延时后抓取数据与特征数据相比是否正确；第六步所述时序控制单元判断m是否为零； 如果m不等于零则m = m_l,跳转至第二步；如果m等于零则进行第七步所述时序控制单元对每个K级可调延时线的K个记录数据进行比较，根据比较结果(对与不对的临界点)得到每个K级可调延时线需要的延时值，确定每个K级可调延时线需要接入的延时单元的级数并上传至时序控制单元；进而确定N个K级可调延时线需要接入的延时单元的级数并上传至时序控制单元；第八步结束时间偏差的测量方法。举例予以说明N= 3, N位数据线为3位数据线，分别是第I位数据线，第2位数据线，第3位数据线；N个可调延时线为3个可调延时线，分别是第I个可调延时线，第2个可调延时线，第3个可调延时线；N个锁存器为3个锁存器，分别是第I个锁存器，第2个锁存器，第3个锁存器；N个比较器为3个比较器，分别是第I个比较器，第2个比较器，第3个比较器；K = 5 ;即每个K级可调延时线是5级可调延时线，包括5个延时单元，分别是5号延时单元，4号延时单元，3号延时单元，2号延时单元，I号延时单元；5个延时单元的选通信号分别为4，3，2，1，0。在时间偏差的测量方法中，对于第I位数据线第一步所述时序控制单元，将第I个5级可调延时线的有效选通信号的序号(用m表示)赋值，m = K-I = 4 ；第二步所述时序控制单元控制第I个5级可调延时线，使第I个5级可调延时线第4个选通信号有效，其他选通信号无效；第三步所述时序控制单元控制所述命令生成单元，发送命令通知所述数据发送芯片发送特征数据bit (I)并将特征数据bit (I)对应发送至第I个比较器；第四步所述时序控制单元控制第I个锁存器，延时5Tdelay_Cell后抓取数据，并将延时5Tdelay_Cell后抓取数据发送至第I个比较器；第五步所述时序控制单元控制第I个比较器将延时5Tdelay_Cell后抓取数据与特征数据bit (I)进行比较，并记录延时5Tdelay_Cell后抓取数据与特征数据相比是否正确；假设记录数据不对；第六步所述时序控制单元判断m是否为零；M不为零，m = m-Ι = 3,重复第二步到第六步,其中延时4Tdelay_cell后抓取数据；假设记录数据不对；M不为零，m = m-Ι = 2,重复第二步到第六步,其中延时3Tdelay_cell后抓取数据；假设记录数据不对；M不为零，m = m-Ι = I,重复第二步到第六步,其中延时2Tdelay_cell后抓取数据；假设记录数据不对；M不为零，m = m-ι = O,重复第二步到第六步,其中延时lTdelay_cell后抓取数据；假设记录数据对；同理，同时对第2位数据线和第3位数据线进行上述步骤。m等于零则进行第七步用下表表示3位数据线在不同延时后抓取数据与特征数据相比正确与否的结果
权利要求
1.一种时间偏差处理装置，包括数据发送芯片，数据接收芯片和N位数据线；其特征在于 所述数据接收芯片包括时序控制单元，命令生成单元，延时调节单元，数据抓取单元和数据比较单元； 所述命令生成单元，用于发送命令通知所述数据发送芯片发送数据，由所述时序控制单兀控制； 所述延时调节单元包括N个可调延时线，每个所述可调延时线的延时值由所述时序控制单元控制；所述N位数据线和N个可调延时线对应连接； 所述数据抓取单元，包括N个锁存器，用于抓取延时后的数据，由所述时序控制单元和时钟控制；所述N个可调延时线和N个锁存器对应连接； 所述数据比较单元，包括N个比较器，由所述时序控制单元控制；所述N个锁存器和N个比较器对应连接； 所述时序控制单元，控制命令生成单元，延时调节单元，数据抓取单元和数据比较单元
2.根据权利要求I所述的时间偏差处理装置，其特征在于 每个所述可调延时线是K级可调延时线，由K个延时单元串联组成，K个延时单元的K个选通信号分别为K-l，K-2，K-3，…，0。
3.根据权利要求I所述的时间偏差处理装置，其特征在于 所述比较器的输入端是两个；在测量时间偏差的过程中，比较器的输入分别是特征数据和延时后的数据。
4.根据权利要求I所述的时间偏差处理装置，其特征在于 所述比较器是D类型触发器。
5.根据权利要求2所述的时间偏差处理装置，其特征在于 每个所述延时单元包括一个与门，两个或非门和一个或多个延时门；多个延时门串联；每个延时单元的延时Tdelay_cell = 2XTnor+nXTbuf,其中，Tnor和Tbuf分别为或非门和延时门的门延时，n为延时门的个数。
6.根据权利要求2所述的时间偏差处理装置，其特征在于 每个所述延时单元包括一个或门，两个与非门和一个或多个延时门；多个延时门串联；每个延时单兀的延时Tdelay_cell = 2XTnand+nXTbuf,其中，Tnand和Tbuf分别为与非门和延时门的门延时，n为延时门的个数。
7.根据权利要求I所述的时间偏差处理装置，其特征在于 在测量时间偏差的过程中，所述时序控制单元控制命令生成单元发送命令通知数据发送芯片发送特征数据； 在消除时间偏差的过程中，所述时序控制单元控制命令生成单元发送命令通知数据发送芯片发送需要传输的数据。
8.根据权利要求I所述的时间偏差处理装置，其特征在于 在测量时间偏差的过程中，所述数据比较单元将延时后抓取数据与特征数据进行比较，并记录延时后抓取数据与特征数据相比是否正确； 在消除时间偏差的过程中，所述数据比较单元将每个所述可调延时线需要的延时值上传至时序控制单元。
9.根据权利要求I所述的时间偏差处理装置，其特征在于 在测量时间偏差的过程中，所述时序控制单元控制命令生成单元，延时调节单元，数据抓取单元和数据比较单元；时序控制单元控制将特征数据传输至数据比较单元； 在消除时间偏差的过程中，所述时序控制单元控制命令生成单元，延时调节单元和数据抓取单元。
10.一种时间偏差处理装置的时间偏差处理方法，所述时间偏差处理装置包括 包括数据发送芯片，数据接收芯片和N位数据线；所述数据接收芯片包括时序控制单元，命令生成单元，延时调节单元，数据抓取单元和数据比较单元；所述命令生成单元,用于发送命令通知所述数据发送芯片发送数据，由所述时序控制单元控制；所述延时调节单元包括N个可调延时线，每个所述可调延时线的延时值由所述时序控制单元控制；所述N位数据线和N个可调延时线对应连接；所述数据抓取单元，包括N个锁存器，用于抓取延时后的数据，由所述时序控制单元和时钟控制；所述N个可调延时线和N个锁存器对应连接；所述数据比较单元，包括N个比较器，由所述时序控制单元控制；所述N个锁存器和N个比较器对应连接；所述时序控制单元，控制命令生成单元，延时调节单元，数据抓取单元和数据比较单元； 每个所述可调延时线是K级可调延时线，由K个延时单元串联组成，K个延时单元的K个选通信号分别为K-l,K-2,K-3, ... ,0 ； 所述时间偏差处理方法包括时间偏差的测量方法，其特征在于包括如下步骤 第一步所述时序控制单元，将延时调节单元的有效选通信号的序号(用m表示)赋值，m = K-I ； 第二步所述时序控制单元控制延时调节单元，使N个K级可调延时线第m个选通信号有效，其他选通信号无效； 第三步所述时序控制单元控制所述命令生成单元，发送命令通知所述数据发送芯片发送特征数据并将特征数据对应发送至N个比较器； 第四步所述时序控制单元控制N个锁存器，延时后抓取数据，并将N个延时后抓取数据对应发送至N个比较器； 第五步所述时序控制单元控制每一个比较器将延时后抓取数据与特征数据进行比较，并记录延时后抓取数据与特征数据相比是否正确； 第六步所述时序控制单元判断m是否为零； 如果m不等于零则m = m-1,跳转至第二步； 如果m等于零则进行第七步所述时序控制单元对每个K级可调延时线的K个记录数据进行比较，根据比较结果得到每个K级可调延时线需要的延时值，确定每个K级可调延时线需要接入的延时单元的级数并上传至时序控制单元；进而确定N个K级可调延时线需要接入的延时单元的级数并上传至时序控制单元； 第八步结束时间偏差的测量方法。
11.根据权利要求10所述的时间偏差处理方法，其特征在于 所述时间偏差处理方法包括时间偏差的消除方法，所述消除方法在测量方法结束后运行；包括如下步骤第一步根据时间偏差的测量方法确定的每个K级可调延时线需要接入的延时单元的级数，所述时序控制单元控制N个K级可调延时线接入的延时单元的级数； 第二步所述时序控制单元控制所述命令生成单元，发送命令通知所述数据发送芯片发送需要传输的数据； 第三步N个K级可调延时线根据每个K级可调延时线接入的延时单元的级数对数据分别进行延时； 第四步所述时序控制单元和时钟控制数据抓取单元抓取延时后的数据。
12.根据权利要求11所述的时间偏差处理方法，其特征在于 所述时间偏差的测量方法周期性运行，在所述时间偏差的消除方法运行一次后，时间偏差的消除方法运行。
全文摘要
本发明公开了一种时间偏差处理装置及其处理方法，装置包括数据发送芯片，数据接收芯片和N位数据线；数据接收芯片包括时序控制单元，命令生成单元，延时调节单元，数据抓取单元和数据比较单元；命令生成单元，发送命令通知数据发送芯片发送数据；延时调节单元包括N个可调延时线；N位数据线和N个可调延时线对应连接；数据抓取单元，包括N个锁存器，抓取延时后的数据；N个可调延时线和N个锁存器对应连接；数据比较单元，包括N个比较器；N个锁存器和N个比较器对应连接。本发明可以测量时间偏差并自动予以消除，并且可以周期性测量时间偏差并自动予以消除，成本低，非常适用于推广和应用。
文档编号G06F1/04GK102637059SQ20111003732
公开日2012年8月15日 申请日期2011年2月14日 优先权日2011年2月14日
发明者匡双鸽, 张有发 申请人:珠海全志科技股份有限公司