专利名称：一种记忆卡及电子装置的制作方法
技术领域：
本发明涉及一种电子装置，尤其是一种记忆卡及电子装置。
背景技术：
过去用在数位相机中的传统大型记忆卡如快闪记忆卡，几乎是使用SD规格。但自从手机、PDA、卫星导航(GPS)等产 品普及以来，市场对于小型记忆卡的需求量快速膨胀。随着数字照相机、手机技术的发展、手持录像机、MP3播放机、数字录音设备使用量得增加，小型数据存储使用也随之增多。今年来，USB接口技术的发展使得各种不同的设备或移动设备之间可以通过制式连接器的连接进行资料互传，例如个人计算机可以通过简单方式将具有各种数据传输速度的设备连接在一起，通过USB总线，周边装置就可以在个人计算机的控制下进行数据互传。单子这种方便的互传方式，一旦离开了个人计算机一样的主装置存在，具有USB接口的周边装置也仅能作为从装置。虽然现在USB接口，已经成为个人计算机与外围装置相互连接结的标准规格之一，不过为了改善目前USB接口的主从架构模式，也就是由个人计算机来控制外围装置的操作方式，英特尔、微软、飞利浦等信息大厂组成的USB规格制定者论坛，针对原有的USB规格，再加入端对端、低耗电等功能，开发一种称之为USB的技术。OTS技术即运用在没有个人计算机作为主装置存在的情况，将其中之一原先作为从装置的外围装置之间依然能实现数据传送。如此一来，所有USB产品具备独立运作的能力，而不是仅限于扮演个人计算机周边的角色，例如数字相机的USB接口直接连接打印机上，通过OTG技术，将拍出的相片立即打印出来；也可以将数字相机中的数据,通过OTG技术传送到USB接口的移动硬盘上。而且使用OTG技术后，任一从设备不仅可以透过USB接口与个人计算机沟通，也能通过OTG技术与其它从设备互联。因此OTG技术带给使用者更多使用上的便利。因此，发展一种整合OTG与USB技术的电子储存系统以及电子传输装置是业界努力的方向。
发明内容
针对上述问题，本发明提供一种记忆卡及电子装置。本发明提一种记忆卡及电子装置，其特征在于降低因记忆卡之输入端子的提升电阻所造成的电力耗损，以达成防止因记忆卡之输入端子的提升电阻与主机装置之下拉电阻间的关系所形成的错误动作。为达成上述课题，本发明的记忆卡具有连接于提升电阻的选择端子。选择端子的提升电阻，可在根据选择端子的输入来判定卡片模式的判定时机之前选择较小的阻抗值，并在前述判定模式之后恢复成原先的阻抗值。较大的阻抗值可降低选择端子之提升电阻所耗损的泄漏电流。虽然当下拉电阻被连接于安装有记忆卡之记忆卡主机的端子时，一旦提升阻抗值过大，将会受到因下拉电阻所形成之导入现象的影响，但只要於模式判定时降低选择端子的提升阻抗，便可避免受到因下拉电阻之电位导入的不良影响。
具体实施例方式本发明提一种记忆卡及电子装置，其特征在于降低因记忆卡之输入端子的提升电阻所造成的电力耗损，以达成防止因记忆卡之输入端子的提升电阻与主机装置之下拉电阻间的关系所形成的错误动作。为达成上述课题，本发明的记忆卡具有连接于提升电阻的选择端子。选择端子的提升电阻，可在根据选择端子的输入来判定卡片模式的判定时机之前选择较小的阻抗值，并在前述判定模式之后恢复成原先的阻抗值。较大的阻抗值可降低选择端子之提升电阻所耗损的泄漏电流。虽然当下拉电阻被连接于安装有记忆卡之记忆卡主机的端子时，一旦提升阻抗值过大，将会受到因下拉电阻所形成之导入现象的影响，但只要於模式判定时降低选择端子的提升阻抗，便可避免受到因下拉电阻之电位导入的不良影响。一种记忆卡，是具有复数个外部端子、和介面部、及可抹除与写入之非挥发性记忆体的记忆卡，其特征为前述复数个外部端子，包含连接于提升电阻的选择端子；前述的介面部，可在根据前述选择端子的输入来执行记忆卡的模式判定之前，将前述选择端子的提升电阻选定成较小的阻抗值，并于前述的模式判定之后，将其选定成较原先阻抗值更大的数值。
权利要求
1.一种记忆卡，是具有复数个外部端子、和介面部、及可抹除与写入之非挥发性记忆体的记忆卡，其特征为前述复数个外部端子，包含连接于提升电阻的选择端子；前述的介面部，可在根据前述选择端子的输入来执行记忆卡的模式判定之前，将前述选择端子的提升电阻选定成较小的阻抗值，并于前述的模式判定之后，将其选定成较原先阻抗值更大的数值。
全文摘要
本发明提一种记忆卡及电子装置，其特征在于降低因记忆卡之输入端子的提升电阻所造成的电力耗损，以达成防止因记忆卡之输入端子的提升电阻与主机装置之下拉电阻间的关系所形成的错误动作。为达成上述课题，本案的记忆卡具有连接于提升电阻的选择端子。选择端子的提升电阻，可在根据选择端子的输入来判定卡片模式的判定时机之前选择较小的阻抗值，并在前述判定模式之后恢复成原先的阻抗值。较大的阻抗值可降低选择端子之提升电阻所耗损的泄漏电流。虽然当下拉电阻被连接于安装有记忆卡之记忆卡主机的端子时，一旦提升阻抗值过大，将会受到因下拉电阻所形成之导入现象的影响，但只要于模式判定时降低选择端子的提升阻抗，便可避免受到因下拉电阻之电位导入的不良影响。
文档编号G06K19/07GK102737264SQ201110085610
公开日2012年10月17日 申请日期2011年4月7日 优先权日2011年4月7日
发明者陈群 申请人:陈群