专利名称：基于双向同步自适应时钟的jtag接口电路装置的制作方法
技术领域：
本实用新型涉及一种基于双向同步自适应时钟的JTAG接口电路装置，属微处理器调试设备技术领域。
背景技术：
随着半导体工艺的飞速发展，微处理器的工作主频迅速提高，功能也不断增加， 促使用于调试微处理器的硬件仿真器(emulator)性能也随之提升，而传统的JTAG(Joint Test Action Group，联合测试行动组)调试接口电路已经无法满足高速硬件仿真器和高速微处理器芯片之间可靠、高效传输信号的要求。现有技术提供的JTAG接口电路适用于传输速度较低的情况，硬件仿真器向JTAG 接口电路提供的TCK(Test Clock，测试时钟)频率大约不超过5MHz。通常根据被调试目标处理器芯片的工作频率来确定一个适合的TCK工作频率，完成JTAG接口电路设计后TCK时钟的频率就无法改变。此外，在硬件仿真器和被调试的处理器芯片之间没有对跨时钟域的 JTAG信号接收采用适当的同步机制，当TCK频率与被调试芯片的工作主频不匹配时，JTAG 接口电路很容易出现亚稳态，从而影响电路的正常功能。目前国内关于JTAG的专利申请都没有涉及到解决跨时钟域的信号传输问题。有人提出一种TCK频率可变化的改进方法，在JTAG硬件仿真器中提供了几种可选择的TCK预设频率，用户可以根据目标芯片工作频率的不同，在调试前人为设定好匹配的 TCK工作频率。但这种方法的缺点在于一旦硬件仿真器处于工作状态时，TCK的工作频率就无法动态调整。如果工作中被调试处理器芯片的工作频率出现波动，硬件仿真器无法动态调整TCK频率与之进行匹配，容易导致信号传输不稳定。因此，现有的JTAG接口电路设计中至少存在下述几点不足第一，现有技术提供的技术方案中，对于在2个不同时钟域间传输的JTAG信号，JTAG接口电路中缺少必要的同步机制，容易产生亚稳态导致逻辑电路工作错误。第二，硬件仿真器无法在工作状态中自动感知被调试芯片的工作频率变化，并且硬件仿真器的TCK频率无法主动调整来适应这种变化，容易导致硬件仿真器与被调试芯片之间的通信失败。目前，在很多低功耗系统中，处理器芯片的工作频率会根据负载的大小动态调整工作频率，因此传统的JTAG接口电路难以满足设计需求，使用起来不方便。
发明内容本实用新型要解决的技术问题是提供一种高可靠、高性能的基于双向同步自适应时钟的JTAG接口电路装置，以确保跨时钟域信号的正确传输。其技术方案是一种基于双向同步自适应时钟的JTAG接口电路装置，包括位于处理器内核调试逻辑一侧的由第一同步器，第一、第二与门电路和第一、第二 D触发器构成的接口电路，位于JTAG硬件仿真器一侧的由第二同步器，第三、第四门电路，第三、第四D触发器和TCK信号生成器、TMS、TDI信号生成器构成的接口电路。[0008]所述处理器内核调试逻辑一侧的接口电路中的第一同步器12的第一和第二输入端分别与硬件仿真器中的TCK生成器输出端和处理器内核工作时钟(C0re_clc0k)域连接， 其输出端分别与第一、第二与门电路的第一输入端和第一 D触发器的第一输入端连接；第一 D触发器的第二输入端与处理器内核工作时钟(C0re_clc0k)域连接，其输出端分别与第一和第二与门电路的第二输入端及硬件仿真器中的第二同步器的第一输入端连接，第一和第二与门电路的输出端分别接入处理器内核调试逻辑电路；第二 D触发器的第一输入端和第二输入端分别与硬件仿真器中的TMSTDI信号生成器的输出端和处理器内核工作时钟 (Core_clcok)域连接，其控制端与第二与门电路的输出端连接，第二 D触发器的输出端接入处理器内核调试逻辑电路。所述JTAG硬件仿真器一侧的接口电路中的第二同步器的第二输入端与硬件仿真器的工作时钟(JTAG_clcok)域连接，其输出端分别与第三、第四与门电路的第一输入端和第三D触发器的第一输入端连接；第三D触发器的输出端分别与第三、第四与门电路的第二输入端连接；第三与门电路的输出端分别与TCK生成器和TMS、TDI信号生成器的第一输入端连接，第四与门电路的输出端分别与TCK生成器和TMS、TDI信号生成器的第二输入端连接；TCK生成器和TMS、TDI信号生成器的第三输入端分别与硬件仿真器的工作时钟(JTAG_ clcok)域连接；第四D触发器的第一输入端和第二输入端分别与处理器内核调试逻辑电路输出端和硬件仿真器的工作时钟(JTAG_clcok)域连接，其控制端与第四与门电路的输出端连接，第四D触发器的输出端接入JTAG硬件仿真器的内部逻辑电路。其技术效果是由于在硬件仿真器一侧和处理器一侧的JTAG接口中分别增加一个跨时钟域信号同步逻辑电路，并为处理器输出的JTAG数据信号TDO增加一个随路时钟信号，它与处理器反馈到硬仿真器的TDO数据信号同步，并在硬件仿真器中加入一种自适应逻辑电路，并通过自适应逻辑算法，根据处理器中JTAG逻辑的工作速度来控制硬件仿真器向处理器发送JTAG信号的速度，使二者随时保持一种动态平衡，最终实现硬件仿真器与处理器间JTAG通信的动态平衡，故不仅能避免了 JTAG信号在不同时钟域的数字逻辑电路中传输和接收中可能产生的亚稳态，而且该装置还能使硬件仿真器自动感知被调试的目标芯片工作频率的变化，自动调整TCK频率去适应目标芯片工作频率的变化，确保了 JTAG电路工作的可靠性。
图1是根据本实用新型实施例的JTAG接口电路系统结构图。图2是根据本实用新型实施例的TCK信号生成器所使用的TCK信号产生算法的流程图。图3是根据本实用新型实施例JTAG硬件仿真器输出的TCK、TMS和TDI三个信号之间的时序关系图。
具体实施方式
如图1所示，一种基于双向同步自适应时钟方法的JTAG接口电路，包括位于处理器内核调试逻辑一侧的由第一同步器，第一、第二与门电路和第一、第二 D触发器构成的接口电路，位于JTAG硬件仿真器一侧的由第二同步器，第三、第四与门电路，第三、第四D触发器和TCK信号生成器、TMS、TDI信号生成器构成的接口电路。处理器内核调试逻辑一侧的接口电路中的第一同步器12的第一和第二输入端分别与硬件仿真器中的TCK生成器输出端和处理器内核工作时钟(C0re_clc0k)域连接，将 JTAG硬件仿真器发送的TCK时钟信号同步到处理器内核调试逻辑的工作时钟域中，其输出端分别与第一、第二与门电路33、34的第一输入端和第一 D触发器22的第一输入端连接。 第一同步器12由两级D触发器串联构成。第一D触发器的第二输入端与处理器内核工作时钟o:ore_cicok)域连接，其输出端分别与第一和第二与门电路的第二输入端及硬件仿真器中的第二同步器的第一输入端连接，第一和第二与门电路的输出端分别接入处理器内核调试逻辑电路。第一 D触发器将同步到处理器内核工作时钟(C0re_cl0ck)时钟域的TCK信号寄存一级产生TCK_RET信号，该信号相当于处理器内核最终使用的TCK信号，因此将TCK_ RET信号反馈给JTAG硬件仿真器作为处理器调试逻辑输出信号TDO的随路同步时钟。第一和第二与门电路分别产生TCK_RET信号的上升沿使能TCK_R和下降沿使能TCK_F信号，这 2个使能信号送给处理器内核调试逻辑电路，在TCK_RET边沿使能相应的操作。第二 D触发器42的第一输入端和第二输入端分别与硬件仿真器中的TMS、TDI信号生成器的输出端和处理器内核工作时钟(C0re_clc0k)域连接，其控制端与第二与门电路的输出端连接，第二 D触发器的输出端接入处理器内核调试逻辑电路。第二 D触发器采用一个带使能、宽度为2-bit的D触发器，其将TMS和TDI信号同步到处理器内核时钟域，第二与门电路输出的 TCK_R作为D触发器42的使能信号，同步后得到的SYN_TMS和SYN_TDI信号送给处理器内核调试逻辑电路使用。所述JTAG硬件仿真器一侧的接口电路中的第二同步器11的第二输入端与硬件仿真器的工作时钟(JTAG_clcok)域连接，将内核处理器反馈的TCK_RET时钟信号同步到JTAG 硬件仿真器的工作时钟(JTAG_clcok)域中，其输出端分别与第三、第四与门电路31、32的第一输入端和第三D触发器21的第一输入端连接。第二同步器同样由两级D触发器串联构成。第三D触发器的输出端分别与第三、第四与门电路的第二输入端连接。第三和第四与门电路分别产生两个边沿使能信号TCK_RET_R和TCK_RET_F，TCK_RET_R用于在同步后的 TCK_RET信号上升沿使能JTAG硬件仿真器逻辑工作，TCK_RET_F用于在同步后的TCK_RET 信号下降沿使能JTAG硬件仿真器逻辑工作。第三与门电路的输出端分别与TCK生成器和 TMS、TDI信号生成器51、52的第一输入端连接，第四与门电路的输出端分别与TCK生成器和 TMS、TDI信号生成器的第二输入端连接。TCK生成器和TMS、TDI信号生成器的第三输入端分别与硬件仿真器的工作时钟(JTAG_clcok)域连接。第四D触发器41的第一输入端和第二输入端分别与处理器内核调试逻辑电路输出端和硬件仿真器的工作时钟(JTAG_clcok) 域连接，其控制端与第四与门电路的输出端连接，第四D触发器41的输出端接入JTAG硬件仿真器的内部逻辑电路。第四D触发器同样采用一个带使能、宽度为Ι-bit的D触发器，其将处理器内核调试逻辑回送的TDO数据信号同步到JTAG硬件仿真器工作时钟域，TCK_RET_ R信号作为D触发器41的使能信号，同步后得到的SYN_TD0信号送给JTAG硬件仿真器的内部逻辑电路使用。其工作过程(见图2) =TCK信号生成器51根据TCK_RET_R和TCK_RET_F信号来判断接收到的当前周期TCK_RET信号频率变化，并产生下一个周期的TCK信号。在步骤100 中，通过复位操作使TCK信号生成器进入初始状态。在步骤101中，持续产生TCK信号的高电平部分，直到在步骤102中检测到TCK_RET_I^f号有效后才进入步骤103，否则返回步骤 101。在步骤103中，TCK信号生成器根据预先设定的TCK信号频率值产生其高电平部分的信号。在步骤104中判断TCK信号高电平持续时间是否已经达到预设频率值的要求，如果没有返回步骤103，如果达到预设值，紧接着产生TCK信号的低电平部分，在步骤105中持续产生TCK信号的低电平部分。直到在步骤106中检测到TCK_RET_F信号有效后才进入步骤107，否则返回步骤105。在步骤107中，TCK信号生成器根据预先设定的TCK信号频率值产生其低电平部分的信号。在步骤108中判断TCK信号低电平持续时间是否已经达到预设频率值的要求，如果没有返回步骤107，如果达到预设值，紧接着产生TCK信号的高电平部分，并返回步骤101。经过步骤101至108，正好产生一个完整周期的TCK时钟信号，整个过程中，TCK时钟生成器会根据接收到的TCK_RET信号的频率变化，随时调整所产生的下一个TCK信号的频率，实现动态的变频功能，从而使整个JTAG链路的传输时钟保持在最佳的通信状态。 TMS、TDI信号生成器52根据TCK_RET_R和TCK_RET_F信号产生TMS和TDI输出信号，这两个信号与TCK时钟输出信号之间保持如图3所示的时序关系，即TMS、TDI在TCK 时钟信号下降沿变化，并以TCK时钟周期为最小的时间单位。
权利要求1.基于双向同步自适应时钟的JTAG接口电路装置，其特征在于包括位于处理器内核调试逻辑一侧的由第一同步器，第一、第二与门电路和第一、第二 D触发器构成的接口电路；位于JTAG硬件仿真器一侧的由第二同步器，第三、第四门电路，第三、第四D触发器和 TCK信号生成器、TMS、TDI信号生成器构成的接口电路；所述处理器内核调试逻辑一侧的接口电路中的第一同步器(1 的第一和第二输入端分别与硬件仿真器中的TCK生成器(51)输出端和处理器内核工作时钟域连接，其输出端分别与第一、第二与门电路(33、34)的第一输入端和第一 D触发器0 的第一输入端连接； 第一 D触发器的第二输入端与处理器内核工作时钟域连接，其输出端分别与第一和第二与门电路的第二输入端及硬件仿真器中的第二同步器(11)的第一输入端连接，第一和第二与门电路的输出端分别接入处理器内核调试逻辑电路；第二D触发器0 的第一输入端和第二输入端分别与硬件仿真器中的TMS、TDI信号生成器(5 的输出端和处理器内核工作时钟域连接，其输出端接入处理器内核调试逻辑电路，第二 D触发器的控制端与第二与门电路的输出端连接；所述JTAG硬件仿真器一侧的接口电路中的第二同步器(11)的第二输入端与硬件仿真器的工作时钟域连接，其输出端分别与第三、第四与门电路(31、32)的第一输入端和第三D 触发器的第一输入端连接，第三D触发器的输出端分别与第三、第四与门电路的第二输入端连接；第三与门电路的输出端分别与TCK生成器(51)和TMS、TDI信号生成器(52) 的第一输入端连接，第四与门电路的输出端分别与TCK生成器和TMS、TDI信号生成器的第二输入端连接；TCK生成器和TMS、TDI信号生成器的第三输入端分别与硬件仿真器的工作时钟域连接；第四D触发器的第一输入端和第二输入端分别与处理器内核调试逻辑电路输出端和硬件仿真器的工作时钟域连接，其控制端与第四与门电路的输出端连接，第四D 触发器的输出端接入JTAG硬件仿真器的内部逻辑电路。
2.根据权利要求1所述的基于双向同步自适应时钟的JTAG接口电路装置，其特征在于第一同步器(1 和第二同步器(11)分别由两级D触发器串联构成。
3.根据权利要求1所述的基于双向同步自适应时钟的JTAG接口电路装置，其特征在于第二 D触发器0 为带使能、宽度为2-bit的D触发器；第四D触发器为带使能、 宽度为Ι-bit的D触发器。
专利摘要本实用新型公开了一种基于双向同步自适应时钟的JTAG接口电路装置，在微处理器的JTAG信号输入端增加一个跨时钟域信号同步逻辑，将硬件仿真器发送的JTAG信号同步到微处理器内核时钟域；并在微处理器的JTAG信号输出端增加一个随路同步时钟信号输出；在硬件仿真器的JTAG信号输入端也增加一个跨时钟域信号同步逻辑，将微处理器发送的JTAG信号与随路时钟同步到硬件仿真器的工作时钟域中；最后采用专门的TCK信号产生算法，根据接收到的随路时钟信号动态调整下一个节拍的JTAG信号输出频率。能够使硬件仿真器根据微处理器的工作频率动态调节JTAG通信速度，确保JTAG电路工作的可靠性。
文档编号G06F13/40GK202025313SQ201120079849
公开日2011年11月2日 申请日期2011年3月24日 优先权日2011年3月24日
发明者周乐, 李岩, 洪一, 陆俊峰 申请人:中国电子科技集团公司第三十八研究所