专利名称：零延时自动收发转换电路及装置的制作方法
技术领域：
本实用新型涉及电子技术领域，尤其涉及一种零延时自动收发转换电路及装置。
背景技术：
收发转换电路通常使用RS485芯片来实现，该RS485芯片包括发送端、接收端及控制端，控制端用于控制RS485芯片是处于发送的状态还是处于接收的状态。例如，RS485芯片一般处于接收状态，当需要发送数据时，由软件控制RS485芯片使之为发送状态，数据发送完毕后，再由 UART (Universal Asynchronous Receiver/Transmitter,通用异步接收/发送装置)的特定寄存器提供状态指示，或者由软件估计数据发送完所需的时间，延时一段时间以确保数据发送完毕后，再转换到接收状态。上述数据收发转换中，如果转换时机不当，将会造成数据丢失，而且通过软件控制估算发送数据所需的时间显然不能够完全精确，而且需要产生延时来确保数据发送完毕， 无法达到数据收发的准确切换。
实用新型内容本实用新型的主要目的是提供一种零延时自动收发转换电路，旨在实现收发电路的自动收发转换的零延时。本实用新型提供了一种零延时自动收发转换电路，包括可编程逻辑控制电路及与可编程逻辑控制电路连接的收发电路，所述可编程逻辑控制电路接收需发送的数据，并将其转发至收发电路，同时将所述接收的需发送的数据进行逻辑运算后产生控制信号，控制收发电路进行自动收发切换。优选地，所述可编程逻辑控制电路包括转发电路及逻辑电路，该转发电路与所述收发电路连接，用于转发由收发电路接收或发送的数据；该逻辑电路与收发电路连接，用于根据需发送的数据，产生高电平或低电平，控制收发电路的接收及发送状态。优选地，所述可编程逻辑控制电路为型号为GAL16V8的芯片，所述收发电路为型号为RS485的芯片；RS485芯片的I脚为发送引脚，4脚为接收引脚，2脚为接收控制端，3脚为发送控制端；GAL16V8芯片的2脚为接收需发送的数据，18脚为将需发送的数据转发的输出端，该18脚与RS485芯片的4脚连接，8脚为接收需接收的数据的输入端与RS485芯片的I脚连接，16脚为将需接收的数据转发的输出端，17脚为控制RS485芯片处于接收或者发送状态的控制输出端，该17脚与RS485芯片的2脚及3脚连接。优选地，所述可编程逻辑控制电路还包括启动电路，该启动电路包括电源、电阻、 二极管及电容，电源与GAL16V8芯片的20脚连接，用于为GAL16V8芯片提供电源，电阻与电容并联，且并联后的一端与GAL16V8芯片的19脚连接，另一端与GAL16V8芯片的3脚连接， 所述另一端还通过电容与地连接。优选地，所述收发电路为多个，分别与可编程逻辑控制电路连接。本实用新型还提供了一种零延时自动收发转换装置，包括可编程逻辑控制电路及与可编程逻辑控制电路连接的收发电路，所述可编程逻辑控制电路接收需发送的数据，并将其转发至收发电路，同时将所述接收的需发送的数据进行逻辑运算后产生控制信号。本实用新型通过可编程逻辑控制电路实现收发电路自动收发转换的切换，不但提高了抗干扰能力，还解决了现有技术中的延时导致数据丢失的问题。
图I是本实用新型零延时自动收发转换电路的结构框图；图2是本实用新型零延时自动收发转换电路的电路结构示意图。本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
以下结合说明书附图及具体实施例进一步说明本实用新型的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。图I是本实用新型一种零延时自动收发转换电路的结构框图。参照图1，本实用新型零延时自动收发转换电路包括可编程逻辑控制电路10及与可编程逻辑控制电路10连接的收发电路20，所述可编程逻辑控制电路10接收需发送的数据，并将其转发至收发电路 20，同时将所述接收的需发送的数据进行逻辑运算后产生控制信号。该可编程逻辑控制电路10包括转发电路11及逻辑电路12，该转发电路11与所述收发电路20连接，用于转发由收发电路20接收或发送的数据；该逻辑电路12与收发电路20连接，用于根据需发送的数据，产生高电平或低电平，控制收发电路20实现对数据的接收或者发送。具体地，当有数据发送时，该数据将由单片机发送至可编程逻辑控制电路10，则可编程逻辑控制电路10通过将该数据进行逻辑运算后，产生发送的控制信号，则收发电路20 根据该发送的控制信号由接收状态切换为发送状态，因此需发送的数据通过可编程逻辑控制电路10转发至收发电路10，再由收发电路发送至外围设备。当数据发送完时，可编程逻辑控制电路10通过发送的数据进行逻辑运算后，产生接收的控制信号，则收发电路20根据该接收的控制由发送状态切换为接收状态，因此收发电路20可以接收外围设备的数据，并通过可编程逻辑控制电路10转发至单片机。参照图2，其为本实用新型零延时自动收发转换电路的电路结构示意图。上述可编程逻辑控制电路10可以为型号为GAL16V8的芯片，上述收发电路20可以为型号为RS485 的芯片。其中，RS485芯片的I脚为发送引脚，4脚为接收引脚，2脚为接收控制端，3脚为发送控制端，6脚及7脚为信号输出端；当接收控制端为低电平时，RS485芯片处于接收数据的状态，即可以从4脚接收数据，并由6脚及7脚发送至外围设备；当发送控制端为高电平时， RS485芯片处于发送数据的状态，即可以从6脚及7脚接收数据，并由I脚发送可编程逻辑控制电路10。GAL16V8芯片的2脚与单片机连接，用于接收单片机发送的数据，18脚与RS485芯片的4脚连接，用于将2脚接收的数据转发至RS485芯片的4脚；8脚与RS485芯片的I脚连接，用于接收RS485芯片从外围设备接收的数据，16脚与单片机连接，用于将8脚接收的数据转发至单片机；17脚同时与RS485芯片的2脚及3脚连接，用于控制RS485芯片处于接收或者发送状态。[0020]在这里需要说明的是，上述可编程逻辑控制电路10并不限定于上述GAL16V8芯片，凡是能实现上述可编程逻辑控制电路10的功能的芯片均在本实用新型的保护范围之内。上述零延时自动收发转换电路的工作原理如下由于不发送数据时，单片机的输出端为高电平，即GAL16V8芯片2脚接收的数据为高电平，则GAL16V8芯片为通过逻辑运算输出低电平，控制RS485芯片处于接收的状态。当单片机需要发送数据时，其通过2脚输入至GAL16V8芯片。则GAL16V8芯片检测到该数据时，将其通过逻辑运算产生高电平，从而控制RS485芯片为发送数据的状态。当GAL16V8芯片检测数据为下降沿时，表示数据发送完毕，则GAL16V8芯片通过逻辑运算产生低电平，从而控制RS485芯片为接收数据的状态。因此，通过GAL16V8芯片的逻辑控制，实现了 RS485芯片的自动收发切换，而且检测到数据发送完毕，则产生低电平的控制信号，控制RS485芯片进行收发的切换，从而解决了现有技术中延时导致数据丢失的问题。另外，该GAL16V8芯片使得单片机与收发电路之间形成了隔离，从而进一步提高了收发电路接收或发送数据过程中其他信号的干扰。上述可编程逻辑控制电路10还包括启动电路12,该启动电路12包括电源VCC、 电阻R、二极管D及电容C，电源VCC与GAL16V8芯片的20脚连接，用于为GAL16V8芯片提供电源，电阻R与二极管D并联，且并联后的一端与GAL16V8芯片的19脚连接，另一端与 GAL16V8芯片的3脚连接，所述另一端还通过电容C与地连接。由于上述GAL16V8芯片为多个引脚，因此该GAL16V8芯片可以连接多个收发电路 20，从而GAL16V8芯片可以同时控制多个RS485芯片的自动收发转换。上述零延时自动收发转换电路中的各组成可以分开设置，也可以集成在电路板上，从而形成一个零延时自动收发转换装置。本实用新型通过可编程逻辑控制电路10实现收发电路20自动收发转换的切换， 不但提高了抗干扰能力，还解决了现有技术中的延时导致数据丢失的问题。以上所述仅为本实用新型的优选实施例，并非因此限制其专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
权利要求1.一种零延时自动收发转换电路，其特征在于，包括可编程逻辑控制电路及与可编程逻辑控制电路连接的收发电路，所述可编程逻辑控制电路接收需发送的数据，并将其转发至收发电路，同时将所述接收的需发送的数据进行逻辑运算后产生控制信号，控制收发电路进行自动收发切换。
2.根据权利要求I所述的零延时自动收发转换电路，其特征在于，所述可编程逻辑控制电路包括转发电路及逻辑电路，该转发电路与所述收发电路连接，用于转发由收发电路接收或发送的数据；该逻辑电路与收发电路连接，用于根据需发送的数据，产生高电平或低电平，控制收发电路的接收及发送状态。
3.根据权利要求2所述的零延时自动收发转换电路，其特征在于，所述可编程逻辑控制电路为型号为GAL16V8的芯片，所述收发电路为型号为RS485的芯片；RS485芯片的I脚为发送引脚，4脚为接收引脚，2脚为接收控制端，3脚为发送控制端；GAL16V8芯片的2脚为接收需发送的数据，18脚为将需发送的数据转发的输出端，该18脚与RS485芯片的4脚连接，8脚为接收需接收的数据的输入端与RS485芯片的I脚连接，16脚为将需接收的数据转发的输出端，17脚为控制RS485芯片处于接收或者发送状态的控制输出端，该17脚与 RS485芯片的2脚及3脚连接。
4.根据权利要求3所述的零延时自动收发转换电路，其特征在于，所述可编程逻辑控制电路还包括启动电路，该启动电路包括电源、电阻、二极管及电容，电源与GAL16V8芯片的20脚连接，用于为GAL16V8芯片提供电源，电阻与电容并联，且并联后的一端与GAL16V8 芯片的19脚连接，另一端与GAL16V8芯片的3脚连接，所述另一端还通过电容与地连接。
5.根据权利要求I至4中任一项所述的零延时自动收发转换电路，其特征在于，所述收发电路为多个，分别与可编程逻辑控制电路连接。
6.一种零延时自动收发转换装置，其特征在于，包括如权利要求I至5中任一项所述的零延时自动收发转换电路。专利摘要本实用新型公开一种零延时自动收发转换电路及装置，该电路包括可编程逻辑控制电路及与可编程逻辑控制电路连接的收发电路，所述可编程逻辑控制电路接收需发送的数据，并将其转发至收发电路，同时将所述接收的需发送的数据进行逻辑运算后产生控制信号，控制收发电路进行自动收发切换。本实用新型通过可编程逻辑控制电路实现收发电路自动收发转换的切换，不但提高了抗干扰能力，还解决了现有技术中的延时导致数据丢失的问题。
文档编号G06F13/38GK202351862SQ20112047291
公开日2012年7月25日 申请日期2011年11月24日 优先权日2011年11月24日
发明者李国强 申请人:深圳市宇泰科技有限公司