专利名称：伪并行总线接口电路的制作方法
技术领域：
本实用新型属于航空电子技术，涉及一种伪并行总线接ロ电路。
背景技术：
大容量的NAND FLASH由于其可靠的非易失性、电擦除性、可重复编程以及低功耗、密度高、体积小等优点在航空电子领域有着广泛的应用领域。然而NAND FLASH接ロ时序非常复杂，操作繁杂，限制了 NAND FLASH在实际工作中的应用。
实用新型内容本实用新型目的是提供ー种结构简单、接线少、时序操作简单的伪并行总线接ロ 电路。本实用新型技术方案是一种伪并行总线接ロ电路，其包括处理器、存储器、译码电路、总线驱动器、NAND FLASH芯片，所述处理器通过数据总线直接连接到总线驱动器。另夕卜，所述译码电路设置在处理器与总线驱动器之间，所述存储器分别通过控制总线、数据总线和地址总线与处理器相连，所述部分总线驱动器直接连接到NANDFLASH芯片I/O管脚，部分总线驱动器直接连接到NAND FLASH的控制信号管脚。所述处理器和总线驱动器之间还连接有监控复位电路。所述存储器为用于存储数据和程序的FLASH芯片。所述总线驱动器为LNJ54LVC245芯片。本实用新型技术效果是本实用新型通过处理器、监控复位电路、逻辑译码电路、总线驱动器、NAND FLASH存贮器组成伪并行总线接ロ电路，通过该伪并行总线接ロ电路访问大容量的NAND FLASH存储器，利用较少的I/O管脚可以控制或访问更大的数据空间，简化了时序操作，其结构简单，接线少，利于实现，而且可以对基于相同架构的NAND FLASH芯片进行替换或扩容，方便产品升级，具有较大的实际应用价值。
图I是本实用新型伪并行总线接ロ电路的原理框图，其中，I -处理器、2-存储器、3-译码电路、4-监控复位电路、5-总线驱动器、6-NANDFLASH芯片。
具体实施方式
下面通过具体实施例对本实用新型做进ー步说明请參阅图I，其为本实用新型伪并行总线接ロ电路的原理框图。所述伪并行总线接ロ电路包括处理器、存储器、译码电路、监控复位电路、总线驱动器、NAND FLASH芯片。所述处理器为ー块32位POWERPC微处理器MPC860，通过数据总线直接连接到总线驱动器，所述监控复位电路为MAX705芯片，负责整个接ロ电路的电压监控和产生上电复位信号，所述译码电路为GAL和三八译码器，负责逻辑编码产生相应器件的控制信号。所述存储器为用于存储数据和程序的FLASH芯片，分别通过控制总线、数据总线和地址总线与处理器相连。所述总线驱动器为若干LNJ54LVC245芯片，负责总线信号和控制信号的电平转换和信号的方向变换。其中，部分总线驱动器(其中的若干LNJ54LVC245芯片)将转换后的数据信号直接连接到NAND FLASH芯片I/O管脚，部分总线驱动器(其余的LNJ54LVC245芯片)将转换后的控制信号直接连接到NAND FLASH的控制信号管脚，构成伪并行接ロ对NAND FLASH进行读写操作。通过控制信号管脚和I/O管脚将处理器的数据、地址以及控制命令写入NANDFLASH芯片，从而在利用较少的I/O管脚可以控制或访问更大的数据空间，简化了时序操作。[0013]本实用新型伪并行总线接ロ电路实际工作时，处理器通过译码电路和总线驱动器选取需要操作的NAND FLASH芯片，监控复位电路对电路的运行状态进行监控。处理器依据NAND FLASH的操作时序，通过总线驱动器在NAND FLASH芯片的I/O管脚内写入相应的操作命令和操作地址和数据，由此完成了通过伪并行总线接ロ电路对NAND FLASH的访问。本实用新型通过处理器、监控复位电路、逻辑译码电路、总线驱动器、NAND FLASH存贮器组成伪并行总线接ロ电路,通过该伪并行总线接ロ电路访问大容量的NAND FLASH存储器，其结构简单、接线少、操作时序简单，利于实现，而且可以对基于相同架构的NANDFLASH芯片进行替换或扩容，方便产品升级。
权利要求1.一种伪并行总线接ロ电路，其特征在于包括处理器、存储器、译码电路、总线驱动器、NAND FLASH芯片，所述处理器通过数据总线直接连接到总线驱动器，另外，所述译码电路设置在处理器与总线驱动器之间处理控制信号，所述存储器分别通过控制总线、数据总线和地址总线与处理器相连，所述部分总线驱动器直接连接到NANDFLASH芯片I/O管脚，部分总线驱动器直接连接到NAND FLASH的控制信号管脚。
2.根据权利要求I所述的伪并行总线接ロ电路，其特征在于所述处理器和总线驱动器之间还连接有监控复位电路。
3.根据权利要求2所述的伪并行总线接ロ电路，其特征在于所述存储器为用于存储数据和程序的FLASH芯片。
4.根据权利要求3所述的伪并行总线接ロ电路，其特征在于所述总线驱动器为LNJ54LVC245 芯片。
专利摘要本实用新型属于航空电子技术，涉及一种伪并行总线接口电路。所述伪并行总线接口电路包括处理器、存储器、译码电路、总线驱动器、NAND FLASH芯片，所述处理器通过数据总线直接连接到总线驱动器，另外，所述译码电路设置在处理器与总线驱动器之间处理控制信号，所述存储器分别通过控制总线、数据总线和地址总线与处理器相连，所述总线驱动器直接连接到NAND FLASH芯片I/O管脚和控制管脚。本实用新型伪并行总线接口电路利用较少的I/O管脚可以控制或访问更大的数据空间，简化了时序操作，其结构简单，接线少，利于实现，而且可以对基于相同架构的NAND FLASH芯片进行替换或扩容，方便产品升级。
文档编号G06F13/16GK202404579SQ201120541510
公开日2012年8月29日 申请日期2011年12月16日 优先权日2011年12月16日
发明者周王飞, 邢鹏辉 申请人:陕西千山航空电子有限责任公司