专利名称：加载处理电路、方法和系统的制作方法
技术领域：
本发明实施例涉及半导体技术，尤其涉及一种加载处理电路、方法和系统。
背景技术：
联合测试工作组(Joint Test Action Group,以下缩写为JTAG)主要应用于电路的边界扫描测试和可编程芯片的在线系统编程。在JTAG器件拥有外挂存储设备，例如串行外围接口(Serial Peripheral Interface,以下缩写为SPI)快闪(FLASH)存储设备等器件时，可以通过扫描JTAG器件中的控制器来对存储设备进行加载。在实现本发明实施例的过程中，发明人发现现有技术中在通过扫描JTAG器件中的控制器来对存储设备进行加载时，需要对JTAG器件的各个管脚进行扫描，并通过控制各管脚的O、I序列，完成对如SPI FLASH存储设备的程序加载过程，从而造成了加载时间较长的问题，降低了加载的效率。
发明内容
针对现有技术的上述缺陷，本发明实施例提供一种加载处理电路、方法和系统，以提闻对存储设备进行程序加载的效率。本发明实施例第一方面是提供一种加载处理电路，其特征在于，还包括通道选择模块，分别与控制器，JTAG从节点和存储设备相连接，用于在所述JTAG从节点中的低电平有效TRST接口输出的复位信号为低电平时，将所述控制器与所述存储设备相连接；时序转换模块，分别与所述JTAG从节点和所述通道选择模块相连接，用于对所述JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，所述时序转换处理后的TMS信号的时序与所述存储设备的低电平有效CS接口对应的信号的时序相同；所述通道选择模块，还用于在所述复位信号为高电平时，断开所述控制器与所述存储设备之间的连接，并将所述JTAG从节点中的TDI接口相应的TDI信号、所述JTAG从节点中的TCK接口相应的TCK信号和所述时序转换处理后的TMS信号分别输入给所述存储设备的SI接口、SCK接口和低电平有效CS接口，以供所述存储设备根据TDI信号、TCK信号和所述时序转换处理后的TMS信号进行加载处理。在第一种可能的实现方式中，所述通道选择模块包括第一MUX，所述第一MUX的第一数据输入端与所述控制器的SCLK接口相连接，所述第一 MUX的第二数据输入端与所述JTAG从节点的TCK接口相连接，所述第一 MUX的输出端与所述存储设备的SCK接口相连接，用于实现在所述复位信号为低电平时，选择第一 MUX的第一数据输入端与所述存储设备的SCK接口对应连接；当所述复位信号为高电平时，选择第一 MUX的第二数据输入端与所述存储设备的SCK接口对应连接；第二 MUX，所述第二 MUX的第一数据输入端与所述控制器的MOSI接口相连接，所述第二 MUX的第二数据输入端与所述JTAG从节点的TDI接口相连接，所述第二 MUX的输出端与所述存储设备的SI接口相连接，用于实现在所述复位信号为低电平时，选择第二 MUX的第一数据输入端与所述存储设备的SI接口对应连接；当所述复位信号为高电平时，选择第二 MUX的第二数据输入端与所述存储设备的SI接口对应连接；第三MUX，所述第三MUX的第一数据输入端与所述控制器的低电平有效SS接口相连接，所述第三MUX的第二数据输入端与或门的输出端相连接，所述第三MUX的输出端与所述存储设备的低电平有效CS接口相连接，用于实现在所述复位信号为低电平时，选择第三MUX的第一数据输入端与所述存储设备的低电平有效CS接口对应连接；当所述复位信号为高电平时，选择第三MUX的第二数据输入端与所述存储设备的低电平有效CS接口对应连接。结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述时序转换模块包括第一 D触发器，所述第一 D触发器的D输入端与所述TMS接口相连接，用于根据所述TCK接口输出的TCK信号对所述TMS接口输出的TMS信号进行时序转换处理，获取第一TMS信号，并将所述第一 TMS信号输出；第二 D触发器，所述第二 D触发器的D输入端与所述第一 D触发器的Q输出端相连接，用于接收所述第一 D触发器的Q输出端输出的所述第一 TMS信号，获取所述第二 D触发器的Q输出端输出的第二 TMS信号，所述第二 TMS信号为所述第二 D触发器根据所述TCK接口输出的TCK信号对所述第一 TMS信号进行时序转换处理后的信号；第三D触发器，所述第三D触发器的D输入端与所述第二 D触发器的Q输出端相连接，用于接收所述第二 D触发器的Q输出端输出的所述第二 TMS信号，获取所述第三D触发器的Q输出端输出的第三TMS信号，所述第三TMS信号为所述第三D触发器根据所述TCK接口输出的TCK信号对所述第二 TMS信号进行时序转换处理后的信号；所述或门，分别与所述第二 D触发器的Q输出端、所述第三D触发器的Q输出端和所述第三MUX相连接，用于对所述第二 TMS信号和所述第三TMS信号进行相或处理，获取相或处理后的TMS信号。结合第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述加载处理电路为CPLD。本发明实施例第二方面是提供一种加载处理方法，其特征在于，包括对JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，所述时序转换处理后的TMS信号的时序与存储设备的低电平有效CS接口对应的信号的时序相同；在所述JTAG从节点中的低电平有效TRST接口输出的复位信号为高电平时，断开控制器与所述存储设备之间的连接，并将所述JTAG从节点中的TDI接口相应的TDI信号、所述JTAG从节点中的TCK接口相应的TCK信号和所述时序转换处理后的TMS信号分别输入给所述存储设备的SI接口、SCK接口和低电平有效CS接口，以供所述存储设备根据TDI信号、TCK信号和所述时序转换处理后的TMS信号进行加载处理。在第一种可能的实现方式中，所述对JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，包括
根据所述TCK接口输出的TCK信号，对所述JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取第一 TMS信号；根据所述TCK接口输出的TCK信号，对所述第一 TMS信号进行时序转换处理，获取第二 TMS信号；根据所述TCK接口输出的TCK信号，对所述第二 TMS信号进行时序转换处理，获取第三TMS信号；对所述二 TMS信号和所述第三TMS信号进行相或处理，获取相或处理后的TMS信号。结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，还包括在所述JTAG从节点中的复位信号为低电平时，将控制器和所述存储设备相连接。结合第二方面的第二种可能的实现方式，在第三种可能的实现方式中，还包括在所述JTAG从节点中的复位信号由低电平变为高电平时，断开所述控制器和所述存储设备的连接。本发明实施例第三方面是提供一种加载处理系统，包括主控板和业务板，所述业务板包括JTAG器件，所述JTAG器件包括上述第一方面及第一方面的第一种可能和第二种可能的实现方式中任一项所述的加载处理电路，所述主控板与所述业务板通过JTAG控制总线相连接。本发明实施例第四方面是提供一种加载处理系统，包括管理板和业务板，所述业务板包括JTAG器件，所述JTAG器件包括上述第一方面及第一方面的第一种可能和第二种可能的实现方式中任一项所述的加载处理电路，所述管理板与所述业务板通过CAN总线相连接。本发明实施例提供的加载处理电路、方法和设备，通过时序转换模块和通道选择模块可实现利用JTAG快速模拟SPI时序，实现对外挂存储设备程序的快速加载过程，能够解决现有技术中加载时间长的问题，可以提高程序加载的效率。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本发明加载处理电路所基于的JTAG系统的架构示意图；图2为本发明加载处理电路所基于的JTAG状态转换示意图；图3为本发明加载处理电路所基于的JTAG指令时序示意图；图4为本发明加载处理电路一个实施例的结构示意图；图5为本发明加载处理电路另一个实施例的电路原理图；图6为现有技术SPI接口时序示意图；图7为现有JTAG时序与SPI时序的比较示意图；图8为本发明通过加载处理电路处理后的JTAG时序与SPI时序的比较示意图；图9为本发明加载处理方法一个实施例的流程图10为本发明加载处理系统一个实施例的架构不意图；图11为本发明加载处理系统另一个实施例的架构不意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图1为本发明加载处理电路所基于的JTAG系统的架构示意图，如图1所示，该JTAG系统包括系统主控板11上的处理器111和JTAG主节点112以及设备业务板12上的JTAG从节点121和JTAG器件122。各个部分是通过各部件上设置的JTAG接口依次连接。最后JTAG器件122可挂接存储设备123 (例如SPI FLASH)实现对存储设备的加载。具体的，处理器111可通过JTAG主节点112下发JTAG扫描指令；业务板上JTAG从节点121，用于与主控板上的JTAG主节点112对接；JTAG从节点121输出的扫描链，挂接JTAG器件122，JTAG器件122中包含对JTAG从节点121的信号进行加载处理的电路，存储设备123例如SPI FLASH存储器挂接在业务板12上的JTAG器件122的SPI接口上，所述加载处理的电路主要完成JTAG信号时序到存储设备输入信号时序例如SPI时序的变换，使通过系统JTAG可对其进行程序加载。其中，JTAG接口信号有5根，分别为测试时钟TCK (Test Clock)接口、测试数据输入TDI (Test Data Input)接口、测试数据输出TDO(Test Data Output)接口、测试模式选择 TMS(Test Mode Select)接口和复位信号/TRST(Test Reset)接口。下面结合图2和图3对上述图1中JTAG系统的程序扫描链的实现过程进行详细说明。图2为本发明加载处理电路所基于的JTAG状态转换不意图，如图2所不,指令寄存器(instruction register, IR)用来保存当前正在执行的扫描链上的一条指令。当执行一条指令时，先把它从内存取到数据寄存器(data register，DR)中，然后再传送至IR。测试时在TCK的同步下，先由TMS确定测试模式是命令或数据，随后从TDI/TD0测试数据输入/测试数据输出接口来测试该命令或数据，完成后再由TMS实现测试模式的退出，图2中粗黑线为是扫描指令寄存器(scan IR，SIR)的状态转换轨迹。在具有JTAG接口芯片的复位或/TRST低电平有效时期时，JTAG测试过程处于“测试逻辑复位”状态，在有效的TCK时钟激励下，如果TMS=I则状态保留，否则状态切换至“测试/空闲”状态，该状态切换在JTAG扫描初始化阶段完成，完成后可发送JTAG指令或数据。测试状态转换示意图有两个类似的分支一个是DR有关的分支，包括“选择DR扫描”、“加载DR”、“移位DR”、“退出1DR”、“暂停DR”、“退出2DR”、“更新DR”状态；另一个是IR有关的分支，包括“选择IR扫描”、“加载IR”、“移位IR”、“退出1IR”、“暂停IR”、“退出2IR”、“更新IR”状态。以发送JTAG指令为例，首先保持TMS=O几个周期保证处于“测试/空闲”状态，随后在TMS为O或I的控制下历经“选择DR扫描”、“选择IR扫描”、“加载IR”状态后进入“移位IR”状态，此时TDI可输入命令字；在输入命令字过程中TMS=O,状态保持为“移位IR”状态，在完成输入命令字后在TMS的控制下历经“退出1IR”、“更新IR”状态后回到“测试/空闲”状态。图3为本发明加载处理电路所基于的JTAG指令时序示意图，如图3所示，JTAG采用执行串行矢量格式(Serial Vector Format,以下缩写为SVF)的脚本实现指令下达，SVF是一种用于说明高层IEEEl 149.1(JTAG)总线操作的语法规范。上述JTAG指令特指SVF规范中的指令。图3中/TRST —直为高，表示上述图2处于测试扫描阶段。图3中的“TestLogic/Reset”、“Run Test/ldle”、“SDS” “SIS” “CIR” “SIR” “EIR” “UIR，，分别对应图 2 中的“测试逻辑复位”、“测试/空闲”、“选择DR扫描”、“选择IR扫描”、“加载IR”、“移位IR”、“退出1IR”、“更新IR”状态。图中示出了各个状态下TCK、TMS、TD1、TD0的相应的时序。图4为本发明加载处理电路一个实施例的结构示意图，结合上述图1所示JTAG系统，如图4所示，该加载处理电路设置在JTAG器件中，该电路包括通道选择模块401和时序转换模块402。具体的，通道选择模块401，分别与控制器，JTAG从节点和存储设备相连接，用于在该JTAG从节点中的低电平有效TRST接口输出的复位信号为低电平时，将该控制器与该存储设备相连接；时序转换模块402，分别与该JTAG从节点和通道选择模块401相连接，用于对该JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，该时序转换处理后的TMS信号的时序与该存储设备的低电平有效CS接口对应的信号的时序相同，通道选择模块401，还用于在该复位信号为高电平时，断开该控制器与该存储设备之间的连接，并将该JTAG从节点中的TDI接口相应的TDI信号、该JTAG从节点中的TCK接口相应的TCK信号和该时序转换处理后的TMS信号分别输入给该存储设备的SI接口、SCK接口和低电平有效CS接口，以供该存储设备根据TDI信号、TCK信号和该时序转换处理后的TMS信号进行加载处理。优选的，所述时序转换模块402可以为可编程逻辑器件，如复杂可编程逻辑器件(Complex Programmable Logic Device,CPLD)或类似的硬件芯片，也可用分立元件搭建来实现完成相应信号的时序转换的功能。将本实施例与现有技术中的加载过程对比可知，由于现有技术使用系统JTAG通过扫描控制器对SPI FLASH进行加载时，需要对控制器的完整JTAG链进行扫描，用以控制SPI接口的输出或获取SPI接口的输入，即采用JTAG指令控制控制器的SPI接口信号实现SPI加载时序的模拟，每次扫描只能实现一次电平跳变，以TCK与SCK之间转换为例，SCK频率=TCK频率+扫描链长+2。因为现有技术加载过程中一切以SCK的时钟为基础，因此现有技术中TCK到SCK之间转换效率低下，直接导致加载效率的低下。如假设控制器的扫描链长500、扫描频率5MHz、待加载SPI FLASH大小为32Mb、每2次扫描输入或输出lb，则读取全部扫描链需要的时间为=500X2X32 + 5=6400秒&1. 78小时，另外，写入时间比读取时间还要长。而本发明直接采用TCK的频率进行加载，快速模拟的SCK频率=TCK频率，效率提升的幅度达到扫描链长X2的加速比，进一步的，本发明的加载处理电路能在TCK加载频率下，实现TMS时序到/CS时序的转换(JTAG上其它信号的时序与其在SPI上对应的信号的时序相同)，从而使得加载32Mb的SPI FLASH时间约为120秒，速度相比上述现有技术中通过扫描控制器加载例子中的读取和写入过程各1. 78小时，能够提高100多倍，大大提升了加载效率。更为优选的，控制器的MISO接口和JTAG从节点的TDO接口可以接收存储设备的SO接口输出的TDO信号，并分别使得控制器和JTAG从节点对该TDO信号进行移位处理，以通过移位处理后的TDO信号对存储设备进行检验。在本实施例中，在使用JTAG模拟SPI接口时序时，通过通道选择模块实现控制器与JTAG从节点中的TMS接口的隔离，以将JTAG从节点中的TMS接口输出的TMS信号输入到时序转换模块中，并通过时序转换模块对该TMS信号进行时序转换处理，以使时序转换处理后的TMS信号的时序与存储设备中的低电平有效CS接口对应的信号的时序相同。本发明实施例直接采用TCK的频率进行加载，从而快速的实现了 TMS时序到/CS时序的转换，使得JTAG能够快速模拟SPI时序，提高了程序加载的效率。图5为本发明加载处理电路另一个实施例的电路原理图，如图5所示，该加载处理电路50包括通道选择模块401和时序转换模块402 ;其中，通道选择模块401可以包括多个二选一数据选择器(Multiplexer，以下缩写为MUX)，具体包括第一 MUX31，该第一 MUX31的第一数据输入端与控制器51的时钟SCLK接口相连接，该第一 MUX31的第二数据输入端与该JTAG从节点121的TCK接口相连接，该第一 MUX31的输出端与该存储设备123的SCK接口相连接，用于实现在该复位信号为低电平时，选择第一 MUX31的第一数据输入端与该存储设备123的SCK接口对应连接；当该复位信号为高电平时，选择第一 MUX31的第二数据输入端与该存储设备123的SCK接口对应连接；第二 MUX32，该第二 MUX32的第一数据输入端与该控制器51的MOSI (MasterOutput Slave Input)接口相连接，该第二 MUX32的第二数据输入端与该JTAG从节点121的TDI接口相连接，该第二 MUX32的输出端与该存储设备123的SI接口相连接，用于实现在该复位信号为低电平时，选择第二 MUX32的第一数据输入端与该存储设备123的SI接口对应连接；当该复位信号为高电平时，选择第二 MUX32的第二数据输入端与该存储设备123的SI接口对应连接；第三MUX33，该第三MUX33的第一数据输入端与该控制器51的片选低电平有效SS接口相连接，该第三MUX33的第二数据输入端与或门24的输出端相连接，该第三MUX33的输出端与该存储设备123的低电平有效CS接口相连接，用于实现在该复位信号为低电平时，选择第三MUX33的第一数据输入端与该存储设备123的低电平有效CS接口对应连接；当该复位信号为高电平时，选择第三MUX33的第二数据输入端与该存储设备123的低电平有效CS接口对应连接。其中，图5中低电平有效SS接口用/SS表示，低电平有效CS接口用/CS表不。该时序转换模块402包括第一 D触发器21，该第一 D触发器21的D输入端与该TMS接口相连接，用于根据该TCK接口输出的TCK信号对该TMS接口输出的TMS信号进行时序转换处理，获取第一 TMS信号，并将该第一 TMS信号输出；第二 D触发器22,该第二 D触发器22的D输入端与该第一 D触发器21的Q输出端相连接，用于接收该第一 D触发器21的Q输出端输出的该第一 TMS信号,获取该第二 D触发器22的Q输出端输出的第二 TMS信号，该第二 TMS信号为该第二 D触发器22根据该TCK接口输出的TCK信号对该第一 TMS信号进行时序转换处理后的信号；第三D触发器23，该第三D触发器23的D输入端与该第二 D触发器22的Q输出端相连接，用于接收该第二 D触发器22的Q输出端输出的该第二 TMS信号，获取该第三D触发器23的Q输出端输出的第三TMS信号，该第三TMS信号为该第三D触发器23根据该TCK接口输出的TCK信号对该第二 TMS信号进行时序转换处理后的信号；该或门24，分别与该第二 D触发器22的Q输出端、该第三D触发器23的Q输出端和该第三MUX33相连接，用于对该第二 TMS信号和该第三TMS信号进行相或处理，获取相或处理后的TMS信号。需要说明的是，该相或处理后的TMS信号即为上述时序转换处理后的TMS信号。该控制器51 的 MISO (Master Input Slave Output)接 口和该 JTAG 从节点 121的TDO接口与存储设备123的SO接口直接相连。在本实施例中，图6为现有技术SPI接口时序示意图。一般SPI FLASH接口信号有4 根，分别为串行输入 SI (Serial Input)、串行输出 SO (Serial Output)、时钟 SCK (SerialClock)和片选/CS (Chip Select，低有效)，SPI接口时序如图5所示，其中，CYCLE#为外部晶振的时钟信号。在对SPI器件读写操作过程中，当时钟极性CPOL=O时SCK默认电平为低，此时如果时钟相位CPHA=O则MISO接口在时钟上升沿采样输入，MOSI接口在时钟下降沿输出数据，如果CPHA=I则在时钟下降沿采样输入，在时钟上升沿输出数据；当CPOL=I时SCK默认电平为高，此时如果CPHA=O则在时钟下降沿采样输入，在时钟上升沿输出数据，如果CPHA=I则在时钟上升沿采样输入，在时钟下降沿输出数据；在对SPI器件读写操作过程中必须保持片选/CS信号为低电平，用于使能选中该SPI器件。图7为现有JTAG时序与SPI时序的比较示意图，图8为本发明通过加载处理电路处理后的JTAG时序与SPI时序的比较示意图，如图7所示，上半部为JTAG各信号时序，下半部为SPI各信号时序。图7和图8中的测试扫描阶段各个状态名称“Test Logic/Reset”、“Run Test/ldle”、“SDS” “SIS” “CIR” “SIR” “EIR” “UIR”与图 3 中的相同。考察图 7 中JTAG时序与SPI时序图，可以发现两者非常相似，当SPI时序的CPOL=O且CPHA=O时，除TMS在时序上无法满足/CS的时序要求外，其他信号时序的对应关系为TCK-SCK、TD1-MOSI,TDO-MISO,可见，若要实现通过JTAG接口对SPI接口 FLASH程序的加载，将JTAG接口中的TMS在时序上进行转换，使之与SPI接口的/CS时序相对应即可。具体就是可利用上述图4中本发明实施例的时序转换模块402来实现，该时序转换模块402通过对TMS时序到/CS时序的转换，完成JTAG快速模拟SPI时序的目的。本实施例的加载处理电路是当JTAG从节点未发起JTAG扫描链操作时，/TRST保持为低电平，二选一数据选择器MUX选中控制器与SPI FLASH连接；当JTAG从节点发起JTAG扫描链操作时，/TRST拉高，此时控制器与SPI FLASH隔离。图9为本发明加载处理方法一个实施例的流程图，如图9所示，该方法为上述本发明加载处理电路执行的方法，该方法可以包括S901、对JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，该时序转换处理后的TMS信号的时序与存储设备的低电平有效CS接口对应的信号的时序相同；S902、在该JTAG从节点中的低电平有效TRST接口输出的复位信号为高电平时，断开控制器与该存储设备之间的连接，并将该JTAG从节点中的TDI接口相应的TDI信号、该JTAG从节点中的TCK接口相应的TCK信号和该时序转换处理后的TMS信号分别输入给该存储设备的SI接口、SCK接口和低电平有效CS接口，以供该存储设备根据TDI信号、TCK信号和该时序转换处理后的TMS信号进行加载处理。
本实施例的方法是利用JTAG快速模拟SPI存储设备的低电平有效CS接口时序，通过该方法对存储设备可以解决现有技术中加载时间长的问题，因为现有技术使用系统JTAG通过扫描控制器对SPI FLASH进行加载时，需要对控制器的完整JTAG链进行扫描，用以控制SPI接口的输出或获取SPI接口的输入，因此加载时间很长。而本发明实施例的方法通过对TMS信号进行时序转换处理，得到TMS转换结果，可以实现TMS到SPI存储设备的/CS信号的时序转换。即用JTAG模拟SPI时序即可快速进行加载，实现对外挂存储设备程序的快速加载过程，能够解决现有技术中加载时间长的问题，可以大大提高程序加载的效率。下面对上述实施例的加载处理方法的时序转换过程加以说明。结合图5和图8，进一步的，上述实施例的方法中对JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，包括根据该TCK接口输出的TCK信号，对该JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取第一 TMS信号；根据该TCK接口输出的TCK信号，对该第一 TMS信号进行时序转换处理，获取第二TMS信号；根据该TCK接口输出的TCK信号，对该第二 TMS信号进行时序转换处理，获取第三TMS信号；对该二 TMS信号和该第三TMS信号进行相或处理，获取相或处理后的TMS信号。具体的，TMS到/CS信号时序转换由图8可知，要求TMS下降沿往后延时2拍，上升沿往后延时I拍，且与TCK的下降沿对齐。实现这个要求可把TMS通过TCK下降沿触发的第二 D触发器22和第三D触发器23延时输出后的信号TMS2和TMS3相或即可得到，前一个以TCK上升沿触发的第一 D触发器21用于给TMS整形，因到达逻辑输入端的TMS与TCK之间相位存在一定偏差，整形后的TMS信号即TMSl沿与TCK下降沿之间至少存在半个时钟周期的间隔，不再存在导致逻辑错误的偏差，可获得稳定的输出，将输出的TMS信号经过第三MUX选通后，可和SPI FLASH的/CS信号相连接。这样就实现了 JTAG时序到SPI时序快速转换的过程。进一步，上述实施例的方法还可以包括在该JTAG从节点中的复位信号为低电平时，将控制器和该存储设备相连接。上述实施例的方法还可以包括在该JTAG从节点中的复位信号为由低电平变为高电平时，断开该控制器和该存储设备的连接。具体的，通过复位信号/TRST信号作为通道选择模块的使能端的控制输入，分别对控制器和JTAG从节点输出的{SCLK，TCK}、{M0SI,TDI}、{低电平有效SS，TMS转换结果}进行控制选择，最后输出JTAG从节点的信号到SPI FLASH接口端的SCK、S1、/CS信号，可为存储设备进行程序加载。图10为本发明加载处理系统一个实施例的架构不意图，如图10所不,该加载处理系统，包括主控板11和业务板12，该业务板12包括JTAG器件122，该JTAG器件122包括上述各实施例的加载处理电路50，该主控板11与该业务板12通过JTAG控制总线相连接。具体的，本实施例应用场景包含两块主控板11，每块主控板11上有处理器111和JTAG主节点112，两者通过JTAG控制总线连接，处理器111可通过JTAG主节点112下发JTAG扫描指令；该系统可配置多块业务板12，每个业务板12上都有JTAG从节点121，用于与主控板11上的JTAG主节点111对接；JTAG从节点121出几条扫描链，每条扫描链下可挂接多个JTAG器件122，各个扫描链可单独成链也可合并成一条扫描链JTAG器件122中包含上述实施例中的对JTAG从节点121的信号进行加载处理的电路，主控板11到业务板12之间的系统JTAG连接为一对多的关系，某个时刻只能对单个业务板上的JTAG从节点121建立扫描通道；存储设备123如SPI FLASH存储器挂接在业务板上的某个控制器的SPI接口上，可通过系统JTAG进行加载。本实施例主控板上的处理器通过JTAG主节点往系统JTAG总线下发JTAG扫描指令，选中某个业务板上JTAG从节点并实现扫描而完成业务板JTAG器件下挂SPI FLASH器件的加载。图11为本发明加载处理系统另一个实施例的架构不意图，如图11所不，该加载处理系统，包括管理板41和业务板42，该业务板42包括JTAG器件122，该JTAG器件122包括上述各实施例的加载处理电路50，该管理板41与该业务板42通过CAN总线相连接。具体的，与上述图10实施例的系统类似，不同的是系统硬件构成上有差别，在本实施例中系统带有管理板41,使用基板管理控制器(Baseboard Management Controller,以下缩写为BMC)模块管理各个业务板，管理板41上设置有处理器411、BMC主节点412以及以太网接口 Eth413和通用异步接收/发送(Universal Asynchronous Receiver/Transceiver，以下缩写为UART)接口 414。在本实施例中，管理板41上的处理器411控制BMC主节点412通过背板CANBUS (ControllerArea Net-work Bus)总线与业务板42上的BMC从节点421建立连接，BMC从节点421解释并执行BMC主节点412送达的指令，数据是双向的，既有BMC从节点421到BMC主节点412上报的，也有BMC主节点412下发至BMC从节点421的。BMC从节点421出数量不等的JTAG接口，用来扫描业务板42上的JTAG器件122，JTAG器件122中包含上述实施例中的对JTAG信号进行加载处理的电路50，因此使用本实施例的系统可以实现对业务板上SPI FLASH的在线快速加载。本实施例的系统，可以用于执行本发明所提供的加载处理方法和电路实施例的技术方案并具备相应的功能模块，其实现原理和技术效果类似，此处不再赘述。综上所述，本发明实施例提供的加载处理电路、方法和设备，通过加载处理电路的时序转换模块得到TMS转换结果，实现TMS到/CS信号转换；通过复位信号/TRST信号作为通道选择模块的使能端的控制输入，分别对控制器和JTAG从节点输出的各信号进行控制选择，最后输出JTAG从节点的信号到存储设备接口端的信号，可为存储设备进行程序加载，本发明实施例可以利用JTAG快速模拟SPI时序，实现对外挂存储设备程序的快速加载过程，能够解决现有技术中加载时间长的问题，可以提高程序加载的效率。本领域普通技术人员可以理解实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括R0M、RAM、磁碟或者光盘等各种可以存储程序代码的介质。最后应说明的是以上各实施例仅用以说明本发明实施例的技术方案，而非对其限制；尽管参照前述各实施例对本发明实施例进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例各实施例技术方案的范围。
权利要求
1.一种加载处理电路，其特征在于，还包括: 通道选择模块，分别与控制器，JTAG从节点和存储设备相连接，用于在所述JTAG从节点中的低电平有效TRST接口输出的复位信号为低电平时，将所述控制器与所述存储设备相连接； 时序转换模块，分别与所述JTAG从节点和所述通道选择模块相连接，用于对所述JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，所述时序转换处理后的TMS信号的时序与所述存储设备的低电平有效CS接口对应的信号的时序相同； 所述通道选择模块，还用于在所述复位信号为高电平时，断开所述控制器与所述存储设备之间的连接，并将所述JTAG从节点中的TDI接口相应的TDI信号、所述JTAG从节点中的TCK接口相应的TCK信号和所述时序转换处理后的TMS信号分别输入给所述存储设备的SI接口、SCK接口和低电平有效CS接口，以供所述存储设备根据TDI信号、TCK信号和所述时序转换处理后的TMS信号进行加载处理。
2.根据权利要求1所述的电路，其特征在于，所述通道选择模块包括: 第一MUX，所述第一MUX的第一数据输入端与所述控制器的SCLK接口相连接，所述第一MUX的第二数据输入端与所述JTAG从节点的TCK接口相连接，所述第一 MUX的输出端与所述存储设备的SCK接口相连接，用于实现在所述复位信号为低电平时，选择第一 MUX的第一数据输入端与所述存储设备的SCK接口对应连接；当所述复位信号为高电平时，选择第一MUX的第二数据输入端与所述存储设备的SCK接口对应连接； 第二 MUX，所述第二 MUX的第一数据输入端与所述控制器的MOSI接口相连接，所述第二 MUX的第二数据输入端与所述JTAG从节点的TDI接口相连接，所述第二 MUX的输出端与所述存储设备的SI接口相连接，用于实现在所述复位信号为低电平时，选择第二 MUX的第一数据输入端与所述 存储设备的SI接口对应连接；当所述复位信号为高电平时，选择第二MUX的第二数据输入端与所述存储设备的SI接口对应连接； 第三MUX，所述第三MUX的第一数据输入端与所述控制器的低电平有效SS接口相连接，所述第三MUX的第二数据输入端与或门的输出端相连接，所述第三MUX的输出端与所述存储设备的低电平有效CS接口相连接，用于实现在所述复位信号为低电平时，选择第三MUX的第一数据输入端与所述存储设备的低电平有效CS接口对应连接；当所述复位信号为高电平时，选择第三MUX的第二数据输入端与所述存储设备的低电平有效CS接口对应连接。
3.根据权利要求2所述的电路，其特征在于，所述时序转换模块包括: 第一 D触发器，所述第一 D触发器的D输入端与所述TMS接口相连接，用于根据所述TCK接口输出的TCK信号对所述TMS接口输出的TMS信号进行时序转换处理，获取第一 TMS信号，并将所述第一 TMS信号输出； 第二 D触发器，所述第二 D触发器的D输入端与所述第一 D触发器的Q输出端相连接，用于接收所述第一 D触发器的Q输出端输出的所述第一 TMS信号，获取所述第二 D触发器的Q输出端输出的第二 TMS信号，所述第二 TMS信号为所述第二 D触发器根据所述TCK接口输出的TCK信号对所述第一 TMS信号进行时序转换处理后的信号； 第三D触发器，所述第三D触发器的D输入端与所述第二 D触发器的Q输出端相连接，用于接收所述第二 D触发器的Q输出端输出的所述第二 TMS信号，获取所述第三D触发器的Q输出端输出的第三TMS信号，所述第三TMS信号为所述第三D触发器根据所述TCK接口输出的TCK信号对所述第二 TMS信号进行时序转换处理后的信号； 所述或门，分别与所述第二 D触发器的Q输出端、所述第三D触发器的Q输出端和所述第三MUX相连接，用于对所述第二 TMS信号和所述第三TMS信号进行相或处理，获取相或处理后的TMS信号。
4.根据权利要求2所述的电路，其特征在于，所述加载处理电路为CPLD。
5.一种加载处理方法，其特征在于，包括: 对JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，其中，所述时序转换处理后的TMS信号的时序与存储设备的低电平有效CS接口对应的信号的时序相同； 在所述JTAG从节点中的低电平有效TRST接口输出的复位信号为高电平时，断开控制器与所述存储设备之间的连接，并将所述JTAG从节点中的TDI接口相应的TDI信号、所述JTAG从节点中的TCK接口相应的TCK信号和所述时序转换处理后的TMS信号分别输入给所述存储设备的SI接口、SCK接口和低电平有效CS接口，以供所述存储设备根据TDI信号、TCK信号和所述时序转换处理后的TMS信号进行加载处理。
6.根据权利要求5所述的方法，其特征在于，所述对JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取时序转换处理后的TMS信号，包括: 根据所述TCK接口输出的TCK信号，对所述JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理，获取第一 TMS信号； 根据所述TCK接口输出的TCK信号，对所述第一 TMS信号进行时序转换处理，获取第二TMS信号； 根据所述TCK接口输出的TCK信号，对所述第二 TMS信号进行时序转换处理，获取第三TMS信号； 对所述二 TMS信号和所述第三TMS信号进行相或处理，获取相或处理后的TMS信号。
7.根据权利要求6所述的方法，其特征在于，还包括:在所述JTAG从节点中的复位信号为低电平时，将控制器和所述存储设备相连接。
8.根据权利要求7所述的方法，其特征在于，还包括:在所述JTAG从节点中的复位信号由低电平变为高电平时，断开所述控制器和所述存储设备的连接。
9.一种加载处理系统，包括主控板和业务板，所述业务板包括JTAG器件,其特征在于，所述JTAG器件包括权利要求1-3任一项所述的加载处理电路，所述主控板与所述业务板通过JTAG控制总线相连接。
10.一种加载处理系 统，包括管理板和业务板，所述业务板包括JTAG器件，其特征在于，所述JTAG器件包括权利要求1-3任一项所述的加载处理电路，所述管理板与所述业务板通过CAN总线相连接。
全文摘要
本发明实施例提供一种加载处理电路、方法和系统。该加载处理电路包括通道选择模块，分别与控制器，JTAG从节点和存储设备相连接，用于在所述JTAG从节点中的复位信号为低电平或为高电平时，分别将所述控制器或所述JTAG从节点与所述存储设备相连接；时序转换模块，分别与所述JTAG从节点和通道选择模块相连接，用于对所述JTAG从节点中的TMS接口输出的TMS信号进行时序转换处理；在所述JTAG从节点中的复位信号为高电平时，将时序转换处理后的TMS信号输出给所述存储设备的低电平有效CS接口。本发明实施例可以根据JTAG从节点的TDI信号和TCK信号以及时序转换处理后的TMS信号对存储设备进行加载处理。
文档编号G06F9/445GK103077051SQ201210587299
公开日2013年5月1日 申请日期2012年12月28日 优先权日2012年12月28日
发明者梅优良 申请人:华为技术有限公司