专利名称：一种用于电子设备的控制器的制作方法
技术领域：
本实用新型总体上涉及电子设备控制器领域，更具体地，涉及用于增强具有高精度时钟的电子设备的稳定性的装置。
背景技术：
对于电子设备而言，稳定性和鲁棒性是重要的方面。存在用于衡量电子设备或系统稳定性的过程。例如，电磁兼容性(Electro Magnetic Compatibility,EMC)测试过程被用于衡量电子设备或系统在其电磁环境中符合要求运行并且不对其环境中的任何设备产生无法忍受的电磁干扰的能力。一般而言，EMC测试包括两个方面的要求一方面是指电子 系统在正常运行过程中对所在环境产生的电磁干扰不应超过一定的限值；另一方面是指电子系统对于所在环境中存在的电磁干扰应当具有一定程度的抗扰度，即电磁敏感性。又如，静电释放(Electro-Static Discharge, ESD)测试过程被用于从静电释放以及静电防护等角度衡量电子设备的稳定性。在实践中，出于成本控制等方面的考虑，很多电子设备或系统采用低成本微控制器单元(Microcontroller Unit, MCU),例如不具有内嵌锁相环(PLL)的微控制器。这种MCU通常采用独立于MCU的外部高速时钟(例如，外部高精度石英晶体)来驱动MCU核。外部时钟能够提供相对较高的时钟精度，但是却可能降低宿主设备的整体稳定性和/或鲁棒性，导致设备难以甚至无法通过EMC测试和/或ESD测试。例如，在EMC测试中，电快速瞬变脉冲群抗扰度(Electrical Fast Transient/Burst,EFT/B)测试是一个重要的内容，用于验证电子设备对诸如来自切换瞬态过程的各种类型瞬变骚扰的抗扰度。很多国家和/或地区制定了关于EFT/B的定量标准。例如，根据中国国家标准，对于例如单相电表的设备，必须通过土 4千伏(KV)的EFT/B测试。已经发现，采用外部高速时钟信号驱动MCU核的电子设备往往难以通过EFT/B测试。与此相对，如果采用MCU的内部时钟源(例如，MCU的内部振荡器产生的时钟信号)来驱动MCU核，通常可以提高整个设备的稳定性，从而比较容易通过EMC测试、ESD测试等衡量电子设备稳定性的测试。然而，MCU的内部时钟往往无法满足时钟精度方面的要求。可以理解，在一个数字设备或者含MCU的系统中，通常存在对时钟精度具有较高要求的组件，它们可被称为时敏(time-sensitive)组件。例如,作为实时时钟(Real-Time Clock,RTC)的校准源，需要在-40°C 85°C的温度范围上达到±5ppm的精度。又如，MCU中用于精确计时的计时器、计数器等组件也需要高于其他组件的时钟精度。这样，目前电子设备的MCU中存在着两难的境况。一方面，如果采用MCU外部的高速时钟信号驱动MCU核和时敏组件，能够满足高时钟精度的要求，但是难以确保设备的高稳定性/鲁棒性。另一方面，如果采用MCU内部的高速时钟信号驱动MCU核和时敏组件，能够提高设备的稳定性/鲁棒性从而比较容易地通过诸如EMC测试、ESD测试之类的测试过程，但是可能无法满足高时钟精度方面的要求。因此，本领域中需要一种增强具有高精度时钟的电子设备的稳定性的装置，能够同时满足设备稳定性要求和高时钟精度要求，从而克服上述缺陷。
实用新型内容为此，本实用新型的实施方式提供用于增强具有高精度时钟的电子设备的稳定性的装置。在本实用新型的一个方面，提供一种用于电子设备的控制器。该控制器包括控制核；内部时钟源；以及至少一个时敏组 件。控制核耦合至该内部时钟源，配置为由该内部时钟源产生的高速内部HSI时钟信号驱动。至少一个时敏组件耦合至独立于控制器的外部时钟源，配置为由该外部时钟源产生的高速外部HSE时钟信号驱动。根据某些实施例，该控制器还包括至少一个非时敏组件，耦合至内部时钟源，并且配置为由HSI时钟信号驱动。根据某些实施例，外部时钟源包括晶体。该控制器还包括信号调整器，耦合在至少一个时敏组件与晶体之间，配置用于将晶体产生的信号调整为方波形式以用作HSE时钟信号。根据某些实施例，信号调整器包括晶体振荡器。根据某些实施例，HSE时钟信号经由耦合在外部时钟源与至少一个时敏组件之间的至少一个管脚被馈送至至少一个时敏组件。根据某些实施例，至少一个时敏组件包括计时器。控制器还包括校准器，耦合在内部时钟源与计时器之间，配置用于利用计时器产生的计时信号对内部时钟源进行校准。根据某些实施例，内部时钟源包括阻容RC振荡器。
通过参考附图阅读下文的详细描述，本实用新型的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本实用新型的若干实施例，其中图IA和图IB示出了已经使用的电子设备控制器100A和100B的示意性结构框图；图2示出了根据本实用新型一个示例性实施例的用于电子设备的控制器200的示意性结构框图；图3示出了根据本实用新型另一示例性实施例的用于电子设备的控制器300的示例性结构框图；图4示出了根据本实用新型另一示例性实施例的用于电子设备的控制器400的示意性结构框图；图5示出了根据本实用新型一个示例性实施例的用于电子设备的控制器500的示意性结构框图；图6示出了根据本实用新型另一示例性实施例的用于电子设备的控制器600的示意性结构框图；以及图7示出了根据本实用新型一个示例性实施例的用于驱动电子设备的控制器的方法700的示意性流程图。[0024]在各个附图中，相同或对应的标号表不相同或对应的部分。
具体实施方式
下面将参考附图中示出的若干示例性实施方式来描述本实用新型的原理和精神。应当理解，给出这些实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本实用新型，而并非以任何方式限制本实用新型的范围。本实用新型各个实施例的总体思路是取代利用控制器的高速外部(HSE)时钟信号或者高速内部(HSI)时钟信号统一地驱动控制核和时敏组件二者，允许控制核和时敏组件由独立的时钟信号分别驱动。特别地，在本实用新型的实施例中，可以利用MCU中的内部时钟源(例如，RC振荡器)产生的高速内部时钟信号来驱动MCU核，而利用独立于MCU的外部时钟源产生的高速外部时钟信号来驱动时敏组件。以此方式，既可以满足时敏组件对于时钟精度的要求，又可以同时确保电子设备的较高稳定性和鲁棒性(从而相对容易地通 过EMC测试、ESD测试等测试过程)。出于说明和示例之目的，在下文详细描述中可能会参考微控制器单元(MCU)作为电子设备控制器的示例。然而，这仅仅是示例性的而非限制性的。任何目前已知或者将来开发的用于控制电子设备操作的控制器均可以与本实用新型的实施例结合使用，包括但不限于微控制器、通用处理器、专用处理器，等等。另外，下文使用的“组件A耦合至组件B”之类的表述是指组件A通过任何适当的机制而连接至组件B。经耦合的组件A和B之间可以可选地相互通信或者说传递信号。此夕卜，在此使用的术语“耦合”包括直接耦合(即，组件A与组件B之间不存在另一组件C)，也包括间接耦合(即，A耦合至另一组件C，组件C转而耦合至组件B)。首先参考图IA和图1B，其示出了已被使用的电子设备控制器100A和100B的示意性结构框图。更具体地，在图IA所示的配置中，控制器100A(例如，MCU)包括控制核101A(例如，MCU核)，其可配置用于控制宿主设备的操作。此外，控制器100A还包括至少一个时敏组件102A，它是控制器100A中对于时钟精度要求比较高的组件。时敏组件102A的示例包括计时器、计数器，等等。如图IA所示，控制器100A的控制核IOlA和时敏组件102A二者均由控制器100A中的内部时钟源103A产生的高速内部(HSI)时钟信号驱动。内部时钟源103A例如可以是阻容(RC)振荡器，也可以是晶体振荡器等其他类型的振荡器，或者可以是能够充当内部时钟源的其他任何适当器件。在这样的配置中，可以比较容易地通过EMC测试(特别地，EFT/B测试)和ESD测试等。然而，由于RC振荡器等器件产生的时钟精度通常较低(例如，误差为±1% )，因此可能无法满足时敏组件102A的时钟精度要求。参见图1B，其示出了已被使用的另一配置的控制器100B。图IB中的控制核IOlB和时敏组件102B分别类似于图IA中的控制核100A和时敏组件102A。然而，在图IB所示的配置中，控制核IOlB和时敏组件102B 二者均由独立于控制器100B的外部时钟源104B所产生的高速外部(HSE)时钟信号驱动。外部时钟源104B的示例包括晶体,例如石英晶体或者陶瓷晶体；也可是能够产生高速精确时钟的任何其他器件。当然，在外部时钟源104B与控制核IOlB和/或时敏组件102B之间可以存在其他组件。不同于图IA的配置，在图IB所示的配置中，控制器100B在高时间精度方面的要求能够得到较好的满足。然而，这种配置的弊端在于，外部时钟源104B的特性导致宿主设备可能无法通过EMC测试、ESD测试之类衡量电子设备稳定性的测试过程。参见图2，其示出了根据本实用新型一个示例性实施例的用于电子设备控制器200的示意性结构框图。如图所示，根据本实用新型的实施例，用于电子设备或系统(未示出)的控制器200包括控制核201。例如，在控制器200是MCU的情况下，控制核201可以是MCU核。在操作中，控制核201被配置用于产生用于控制宿主电子设备的操作的各种信号。此外，控制器200还包括至少一个时敏组件202(尽管图中仅示出了一个，但是实际数目可以是任意的)，例如用于精确计时或者技术的计时器或者计数器，等等。此外，如图2所示，根据本实用新型的实施例，控制器200还包括耦合至控制核201的内部时钟源203，可配置用于产生高速内部(HSI)时钟信号。例如，在某些示例性实施例中，内部时钟源203可以是RC振荡器。这仅仅是示例性的，目前已知或者将来开发的其他 任何适当的器件都可以与本实用新型的实施例结合使用。在操作中，内部时钟源203配置用于根据控制器200的要求而产生适当的HSI时钟信号。控制核201配置为从内部时钟源203接收HSI时钟信号并且由该HSI时钟信号驱动。不同于图IA和图IB中所示的配置，时敏组件202并非由内部时钟源203产生的HSI时钟信号驱动，而是耦合至独立于控制200的外部时钟源204。在操作中，外部时钟源204被配置用于根据控制器200的要求而产生适当的HSE时钟信号。通常，由外部时钟源204产生的HSE时钟信号在精度方面优于内部时钟源203产生的HSI时钟信号。控制器200中的时敏组件202配置为接收由外部时钟源204产生的HSE时钟信号，并且由该HSE时钟信号驱动。此外，控制器200中还可以包括至少一个非时敏组件(图中未示出)。与时敏组件202相比，这些非时敏组件对时钟精度的要求相对不高。根据本实用新型的某些实施例，可以利用内部时钟源203产生的HSI时钟信号来驱动这些非时敏组件中的一个或多个。在图2所示的配置中，控制器200的控制核201配置为由内部时钟源203产生的HSI时钟信号驱动；同时，至少一个时敏组件202配置为由独立于控制器200的外部时钟源204产生的、精度更高的HSE时钟信号驱动。以此方式，不但能够确保时敏组件202对时钟精度的较高要求，而且能够使控制器200及其宿主设备整体上具有较高的稳定性和鲁棒性，从而顺利通过EMC测试、ESD测试等各种衡量电子设备稳定性的测试过程。现在参考图3，其示出了根据本实用新型另一示例性实施例的用于电子设备的控制器300的示例性结构框图。在图3中示出的控制器300是上文描述的控制器200的一种可选变形。具体而言，控制器300包含的控制核301、时敏组件302、内部时钟源303和外部时钟源304分别对应于参考图2描述的控制核201、时敏组件202、内部时钟源203和外部时钟源204，这里不再赘述其功能和操作。控制器300与控制器200的区别在于外部时钟源304不是直接耦合至时敏组件302，而是通过控制器300中包括信号调整器305耦合至时敏组件302。在实践中，出于性能和成本等方面的考虑，通常例如可以使用石英晶体或者陶瓷晶体充当外部时钟源304。可以理解，此时由外部时钟源304产生的信号通常不是方波形式，而是例如正弦波等其他形式。另一方面，时敏组件302则可能需要由方波形式的时钟信号来驱动。为此，信号调整器305可配置用于将从外部时钟源304接收到的信号调整为方波形式，从而形成馈送至时敏组件302的最终HSE时钟信号。根据本实用新型的实施例，例如可以采用适当的晶体振荡器来充当信号调整器305。当然，这仅仅是示例性的，任何具有信号调整功能的器件均可与本实用新型的实施例结合使用。现在参考图4，其示出了根据本实用新型另一示例性实施例的用于电子设备的控制器400的示例性结构框图。在图4中示出的控制器400是上文描述的控制器200的另一种可选变形。具体而言，控制器400包含的控制核401、时敏组件402、内部时钟源403和外部时钟源404分别对应于参考图2描述的控制核201、时敏组件202、内部时钟源203和外部时钟源204，这里不再赘述其功能和操作。控制器400相对于控制器200的区别在于外部时钟源404不是直接耦合至时敏组件402，而是经由控制器400的管脚406和407而耦合至时敏组件402。图4所示的配置 主要是为了使本实用新型的实施例适用于无法直接支持在此描述的配置的那些已有控制器。具体而言，某些已有控制器(例如，STM8S/L等)不支持将诸如计时器之类的时敏组件直接耦合至产生HSE时钟信号的外部时钟源。根据本实用新型的实施例，可以在控制器中提供附加的管脚，用以将来自外部时钟源的HSE时钟信号馈送至时敏组件的管脚，进而引入时敏组件。以此方式，可以提升对已有控制器的兼容性。应当理解，根据具体实现，作为中间耦合机制的管脚可以是任意数目，并不限于图4中所示的两个。还应理解，尽管在图4中将管脚406和407示为处于控制器400的内部，但是这仅仅是示意性的。在实际实现中，管脚可以位于例如控制器的任意适当位置，例如边缘或外围。而且，管脚之间的耦合可以通过控制器400的外围引线来实现。特别地，图3和图4所示的实施例可以结合使用，这样的示例性实施例在图5中示出。具体而言，在图5所示的实施例中，外部时钟源504产生的信号被馈送至控制器500中的信号调整器505，其类似于上文结合图3描述的信号调整器305。信号调整期505将接收到的信号调整为方波形式以用作HSE时钟信号。该HSE时钟信号继而被引至控制器500的第一管脚506。第一管脚506转而通过控制器500的外围引线将HSE时钟信号馈送至第二管脚507，以用于驱动时敏组件502。下面参考图6，其示出了根据本实用新型又一示例性实施例的用于电子设备的控制器600的示意性结构框图。图6中示出并且在此描述的控制器600是上文描述的控制器200的又一可选变形。具体而言，控制器600包含的控制核601、时敏组件602、内部时钟源603和外部时钟源604分别对应于参考图2描述的控制核201、时敏组件202、内部时钟源203和外部时钟源204，这里不再赘述其功能和操作。特别地，在图6所示的示例中，时敏组件602包括计时器(当然还可以包括其他时敏组件)用于进行高精度计时等目的。在操作中，此类计时器可以产生高精度的计时信号。控制器600相对于控制器200的主要区别在于控制器600还包括校准器605，其耦合在内部时钟源603与作为时敏组件的计时器602之间，配置用于利用计时器602产生的高精度计时信号对内部时钟源603进行校准。通过利用由HSE时钟信号驱动的计时器所产生的高精度计时信号对内部振荡器603(例如，RC振荡器)进行校准，可以显著改善HSI时钟信号的精度。已经证明，以此方式处理的HSI时钟精度对于大多数应用目的而言已经足够好。应当理解，上文分别参考图2到图6所描述的实施例并不是相互排斥的。相反，这些实施例中的任意两个或更多实施例可以自由组合实现。这样实现的控制器同样落入本实用新型的范围之内。还应当理解，上文参考图2到图6描述的控制器可以利用各种方式实现。例如，在某些实施方式中，控制器可以被实现为集成电路(IC)芯片或专用集成电路(ASIC)芯片。控制器也可以实现为片上系统(SOC)、现场可编程门阵列(FPGA)，等等。特别地，控制器中包含的各种组件可以被集成在单个芯片上，也可以位于彼此分离的不同芯片上，本实用新型的范围在此方面不受限制。实际上，现在已知或者将来开发的其他方式都是可行的。下面参考图7，其示出了根据本实用新型一个示例性实施例的用于驱动电子设备的控制器的方法700的示意性流程图。该电子设备包括控制核和至少一个时敏组件。如图7所述，方法700开始之后，在步骤S701，利用控制器(例如，上文参考图2_图6描述的任何控制器)的内部时钟源(例如，上文参考图2-图6描述的任何内部时钟源)产生的高速内部(HSI)时钟信号驱动控制器的控制核(例如，上文参考图2-图6描述的任 何控制核)。根据本实用新型的实施例，可以使用例如RC振荡器来充当内部时钟源。接下来，在步骤S702，利用独立于控制器的外部时钟源(例如，上文参考图2-图6描述的任何外部时钟源)产生的高速外部(HSE)时钟信号驱动控制器的至少一个时敏组件(例如，上文参考图2-图6描述的任何时敏组件)。根据本实用新型的实施例，可以使用例如晶体(例如，石英晶体、陶瓷晶体，等等)来充当外部时钟源。此时，根据某些实施例，控制器内部可以具有一个或多个信号调整器(例如，上文参考图3和图5描述的信号调整器305和505)。信号调整器例如可以是晶体振荡器。在这样的实施例中，在步骤S702处，可以利用信号调整器对外部时钟源产生的信号进行调整以使其具有方波形式。经过调整的方波信号继而作为HSE时钟信号被馈送至时敏组件。另外，根据某些实施例，由外部时钟源产生的HSE时钟信号可以经由控制器的管脚(例如，上文参考图4和图5描述的管脚)被馈送至时敏组件。以此方式，本实用新型的实施例可适用于那些不支持将时敏组件与外部时钟源直接连接的控制器，从而提高对现有设备的兼容性。接下来，方法700可以进行到可选的步骤S703，在此利用HSI时钟信号驱动控制器中的至少一个非时敏组件，即，对时钟精度要求较低的那些组件。在控制器中的时敏组件包括计时器的实施例中，方法700继而可以进行到可选的步骤S704，在此利用计时器产生的高精度计时信号对内部时钟源进行校准。以此方式，可以改善由内部时钟源产生的HSI时钟信号的精度。方法700在步骤S704之后结束。应当理解，方法700中示出的步骤仅仅是示意性的。例如，这些步骤可以按照不同的顺序执行甚至并行执行。此外，方法700可以包括附加的步骤，替换某些步骤，或者省略某些步骤。上文已经结合若干具体实施例阐释了本实用新型的精神和原理。不同于利用控制器的HSE时钟源或者HSI时钟源统一地驱动控制核和时敏组件二者，在本实用新型的实施例中，允许控制核和时敏组件由独立的时钟信号分别驱动。具体而言，在本实用新型的实施例中，可以利用控制器中的内部时钟源所产生的高速内部时钟来驱动控制核，同时利用独立于控制器的外部时钟源所产生的高速外部时钟来驱动时敏组件。以此方式，既可以满足电子设备的高时钟精度要求，又可以确保电子设备或系统整体上具有较高的稳定性和鲁棒性。本实用新型所涉及的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现。备选地或附加地，本实用新型的实施例也可以通过固件实现。应当注意，尽管在上文详细描述中提及了设备的若干装置或子装置，但是这种划分仅仅并非强制性的。实际上，根据本实用新型的实施方式，上文描述的两个或更多装置的特征和功能可以在一个装置中具体化。反之，上文描述的一个装置的特征和功能可以进一步划分为由多个装置来具体化。还应注意，在结构框图中示出的各个框之间的连线仅仅表示组件之间的耦合关系或者信息在组件之间的传输方向，并非一定代表组件之间的实际连接。相反，根据实际的实现手段，组件之间的耦合可以通过各种适当的方式实现。本实用新型的范围在此方面不受·限制。此外，尽管在附图中以特定顺序描述了本实用新型方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。虽然已经参考若干具体实施方式
描述了本实用新型，但是应该理解，本实用新型并不限于所公开的具体实施方式
。本实用新型旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。
权利要求1.一种用于电子设备的控制器，其特征在于所述控制器包括 控制核； 内部时钟源；以及 至少一个时敏组件， 其中所述控制核耦合至所述内部时钟源，配置为由所述内部时钟源产生的高速内部HSI时钟信号驱动，以及 其中所述至少一个时敏组件耦合至独立于所述控制器的外部时钟源，配置为由所述外部时钟源产生的高速外部HSE时钟信号驱动。
2.根据权利要求I所述的控制器，其特征在于所述控制器还包括至少一个非时敏组件，耦合至所述内部时钟源，并且配置为由所述HSI时钟信号驱动。
3.根据权利要求I所述的控制器，其特征在于所述外部时钟源包括晶体，所述控制器还包括 信号调整器，耦合在所述至少一个时敏组件与所述晶体之间，配置用于将所述晶体产生的信号调整为方波形式以用作所述HSE时钟信号。
4.根据权利要求3所述的控制器，其特征在于所述信号调整器包括晶体振荡器。
5.根据权利要求I所述的控制器，其特征在于所述HSE时钟信号经由耦合在所述外部时钟源与所述至少一个时敏组件之间的至少一个管脚被馈送至所述至少一个时敏组件。
6.根据权利要求I所述的控制器，其特征在于所述至少一个时敏组件包括计时器，所述控制器还包括 校准器，耦合在所述内部时钟源与所述计时器之间，配置用于利用所述计时器产生的计时信号对所述内部时钟源进行校准。
7.根据权利要求I所述的控制器，其特征在于所述内部时钟源包括阻容RC振荡器。
专利摘要本实用新型涉及一种用于电子设备的控制器。该控制器包括控制核，配置用于产生用于控制电子设备的操作的信号；内部时钟源，耦合至控制核，配置用于向控制核提供高速内部HSI时钟信号以作为驱动信号；以及至少一个时敏组件，耦合至独立于控制器的外部时钟源，配置用于接收由外部时钟源产生的高速外部HSE时钟信号以作为驱动信号。根据本实用新型的实施例，能够兼顾高时钟精度要求与稳定性和鲁棒性要求。
文档编号G06F1/04GK202795134SQ20122033035
公开日2013年3月13日 申请日期2012年7月2日 优先权日2012年7月2日
发明者尹志光, 马宗超, 陈闽林 申请人:世意法(北京)半导体研发有限责任公司, 国网电力科学研究院