一种忆容器的实现电路及其实现方法
【专利摘要】本发明公开了一种荷控型忆容器的实现电路，包括输入交流电压源、电荷控制型电压源、电容和电阻。本发明还公开了一种应用于忆容器的实现电路的实现方法，包括以下步骤：步骤1、第一电压采样器对电容电压信号vC进行采集，其输出电压vCo为vCo=vC；步骤2、第二电压采样器对输入电压信号vin进行采集，其输出电压vDo为vDo=vin；步骤3、将vCo输入到积分器进行积分；步骤4、对积分器的输出电压信号进行偏置处理；步骤5、利用乘法器把输入电压信号vin与偏置后的积分信后相乘；步骤6、计算忆容值。具有可根据应用场合的需要，通过调节直流电压源VDC、电容CL、积分器系数和电荷积分的大小，改变忆容器的工作范围等优点。
【专利说明】一种忆容器的实现电路及其实现方法
【技术领域】
[0001]本发明涉及一种忆容器的电路实现技术，特别涉及一种忆容器的实现电路及其实现方法，本发明采用一系列电子电路构造一个具有荷控型忆容器特性的等效电路。
【背景技术】
[0002]美国伯克利大学蔡少棠教授于1971年首次提出除了电阻、电容和电感之外的第四种基本电路元件，即“忆阻器”。随后将“忆阻器”的概念进行拓展，得到了其他具有记忆特性的忆阻元件，如“忆容器”和“忆感器”。
[0003]若将磁通量Φ对时间的积分值定义为磁通积分P=/ Φ dt，将电荷量q对时间的积分值定义为电荷积分σ = / qdt，那么电压V、电流1、磁通Φ、电荷q、磁通积分P和电荷积分σ这6个变量之间的关系如图1所示，其中忆容器用于表示(10与(1Φ之间的关系，其定义为
【权利要求】
1.一种忆容器的实现电路，其特征在于，包括输入交流电压源(10)、电荷控制型电压源、电容(8)和电阻(9)，所述输入交流电压源(10)、电容(8)和电阻(9)依次连接，交流电压源(10)、电容(8)和电阻(9)均与电荷控制型电压源连接。
2.根据权利要求1所述的忆容器的实现电路，其特征在于，所述电荷控制型电压源包括第一电压采样器(I)、积分器(2)、加法器(3)、乘法器(4)、第二电压采样器(5)、减法器(6)和可调直流电压源(7);输入交流电压源(10)的一端(P)与电容(8)的一端(A)连接，电容(8)的另一端(B)与电阻(9)的一端(C)和减法器(6)的输出端(So)连接，电阻(9)的另一端(D)与输入交流电压源(10)的另一端(N)连接；第一电压采样器(I)的第一输入端(Cl)与电容(8)的一端(A)连接,第一电压米样器(I)的第二输入端(C2)与输入电容(8)的另一端(B)端连接，第一电压采样器(I)的输出端(Co)与积分器(2)的输入端(Ii)连接；积分器(2)的输出端(1)与加法器(3)的第一输入端(Al)连接；加法器(3)的第二输入端(A2)与可调直流电压源(7)的正端连接，可调直流电压源(7)的负端与输入交流电压源(10)的另一端(N)连接；加法器(3)的输出端(Ao)与乘法器(4)的第一输入端(Ml)连接；第二电压采样器(5)的第一输入端(Dl)与输入交流电压源(10)的一端(P)连接；第二电压采样器(5)的第二输入端(D2)与输入交流电压源(10)的另一端(N)连接，第二电压采样器(5)的输出端(Co)与乘法器(4)的第二输入端(M2)及减法器(6)的同相输入端(SI)连接；乘法器(4)的输出端(Mo)与减法器(6)的反相输入端(S2)连接。
3.一种应用于权利要求1所述的忆容器的实现电路的实现方法，其特征在于，包括以下步骤: 步骤1、第一电压采样器(I)对电容电压信号V。进行采集，其输出电压V。。为n ； 步骤2、第二电压采样器(5)对输入电压信号Vin进行采集，其输出电压vD。为Vlto=Vin ； 步骤3、将V。。输入到积分器(2)，设积分器(2)的积分常数为k，故积分器(2)的输出电压力。为:
v1=k / vCodt=k f vcdt ； 步骤4、对积分器(2)的输出电压信号进行偏置处理，即将V1。与直流电压源(10)的输出电压Vdc输入到加法器(3)进行相加，得到加法器(3)的输出电压vA。为:
VAo_VAl+VA2_V1+^DC_^DC+k f； 式中，Vai和Va2为加法器(3)的输入信号，Vai=V10, Va2=Vdc ; 步骤5、利用乘法器(4)将加法器(3)的输出电压信号vA。与第二电压采样器(5)的输出电压信号VD。相乘，得到乘法器(4)的输出电压vM。为:
vMO-vMl.VM2-vA0.VDo_Vin (VDC+k f Vcdt)， 式中，VM1和Vm2为乘法器(4)的输入信号，Vm1=Vao, Vm2=Vdo ; 步骤6、计算忆容值CM。
4.根据权利要求3所述的实现方法，其特征在于，所述步骤6包括以下步骤: A、利用减法器(6)把乘法器(4)的输出电压信号VM。与第一电压米样器(I)的输出电压信号W。相减，得到减法器(6)的输出电压vs。为:
VSo_VSl_VS2_VCo_VMo_Vin_Vin^DC+k f Vcdt)， 式中，vsl为减法器(6 )的被减数输入信号，Vdc为可调直流电压源(7 )两端的电压值，Cl为电容(8)的电容值，Vs2为减数输入信号，Vsl=Vco, vS2=vMo ；B、由于Vk=Vs。，可得电容8上的电压Vc为:
【文档编号】G06F17/50GK103559328SQ201310274757
【公开日】2014年2月5日 申请日期:2013年7月2日 优先权日:2013年7月2日
【发明者】丘东元, 韦兆华, 张波 申请人:华南理工大学