现场可编程门阵列平台及其调试方法
【专利摘要】本发明提供了一种现场可编程门阵列平台及其调试方法，其中，现场可编程门阵列平台包括至少一个现场可编程门阵列，还包括：通用串行总线控制模块；所述通用串行总线控制模块，用于接收所述现场可编程门阵列平台外部的调试设备发出的调试指令，根据所述调试指令从所述调试设备下载调试文件；根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序；通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试。通过本发明，大缩短了调试文件加载时间，提高了现场可编程门阵列调试效率。
【专利说明】现场可编程门阵列平台及其调试方法
【技术领域】
[0001]本发明涉及ASIC (Application Specific Integrated Circuit,专用集成电路)验证【技术领域】，特别是涉及一种FPGA (Field Programmable Gate Array,现场可编程门阵列)平台及其调试方法。
【背景技术】
[0002]ASIC验证是为了保证设计实现提供的功能特性正确，与设计规格书中定义的功能特性保持一致而进行的验证。一种常用方式是利用FPGA实现ASIC验证。
[0003]以LTE(Long Term Evolution，长期演进)ASIC 验证为例，LTE ASIC 验证需要 FPGA硬件平台以及一台硬件配置较高的PCXPersonal Computer,个人计算机)来完成,一种利用FPGA实现LTE ASIC验证的方式如图1所示。图1中，FPGA硬件平台中设置有两个FPGA即FPGAl和FPGA2 ;与FPGAl和FPGA2相配合，还分别设置有DDR2 (Double Data Rate，双倍速率同步动态随机存储器)、配置模块(config module)和功能模块(function modules),其中，config module用于实现FPGA的调试配置，function modules用于实现FPGA的各种功能接口，如USB接口、以太网接口等，以及实现其它功能扩展等；FPGA硬件平台中还设置有JTAG (Joint Test Action Group，联合测试行动小组)接口，用于实现JTAG模式下的FPGA配置，该JTAG接口与FPGA硬件平台外部的PC相连(图1中为PC server);此外，FPGA硬件平台中还设置有电源模块(Power module)和时钟模块(Clock module),分别为FPGA硬件平台供电和提供时钟信号。FPGA硬件平台的供电是有大功率的12V DC输出的适配器提供，FPGA硬件平台的板上有机械电源开关控制通断。PC server通过FPGA的JTAG接口向FPGA下载bit文件(用于调试的位文件，也可称为调试文件)，FPGA加载bit文件，运行程序。在调试过程中，FPGA的config mode的配置方式主要是JTAG mode, FPGA硬件平台通过USB接口以及串口和PC server交互信息。
[0004]当FPGA的config mode采用JTAG方式时，多个FPGA通过菊花链级联的方式进行硬件连接。但随着FPGA的容量不断的增大以及ASCI设计的复杂程度的不断提高，通过JTAG这种方式配置FPGA的弊端不断的凸显出来，主要是加载程序的时间过长。例如，JTAG的串行时钟TCK的最高速度为12MHz，按照有效数据下载速率为4Mb计算，xilinx Virtex5系列的XC5VLX330FF1760的bit文件大小是9MB，加载完成需要27s，到了 xilinx Virtex7系列的XC7V2000TFLG1925的bit文件大小是54MB，加载完成就需要162s，过长的调试文件加载时间大大影响了 FPGA调试的效率。
【发明内容】
[0005]本发明提供了一种现场可编程门阵列平台及其调试方法，以解决现有调试方式尤其是JTAG调试方式调试现场可编程门阵列时，调试文件加载时间长，影响现场可编程门阵列调试效率的问题。
[0006]为了解决上述问题，本发明公开了一种现场可编程门阵列平台，包括至少一个现场可编程门阵列，还包括:通用串行总线控制模块；所述通用串行总线控制模块，用于接收所述现场可编程门阵列平台外部的调试设备发出的调试指令，根据所述调试指令从所述调试设备下载调试文件；根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序；通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试。
[0007]为了解决上述问题，本发明还公开了一种现场可编程门阵列平台的调试方法，所述现场可编程门阵列平台包括通用串行总线控制模块和至少一个现场可编程门阵列；所述方法包括:所述通用串行总线控制模块接收所述现场可编程门阵列平台外部的调试设备发出的调试指令，根据所述调试指令从所述调试设备下载调试文件；所述通用串行总线控制模块根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序；所述通用串行总线控制模块通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试。
[0008]与现有技术相比，本发明具有以下优点:
[0009]本发明通过在现场可编程门阵列平台中设置通用串行总线控制模块，由通用串行总线控制模块实现调试文件的下载，进而根据下载的调试文件生成相应的命令信号时序后，通过突发脉冲的方式发送到现场可编程门阵列进行调试。一方面，使用通用串行总线接口下载调试文件时，下载速度优于JTAG接口 ；另一方面，通过突发脉冲将用于调试的命令信号时序发送到现场可编程门阵列的速度，也远远快于JTAG方式。因此，通过本发明，解决了现有调试方式尤其是JTAG调试方式调试现场可编程门阵列时，调试文件加载时间长，影响现场可编程门阵列调试效率的问题，大大缩短了调试文件加载时间，提高了现场可编程门阵列调试效率；并且，使用通用串行总线控制模块进行现场可编程门阵列调试，节省调试成本，也容易进行调试编程。
【专利附图】
【附图说明】
[0010]图1是现有技术中的一种利用FPGA实现LTE ASIC验证的架构示意图；
[0011]图2是根据本发明实施例一的一种FPGA平台的结构框图；
[0012]图3是根据本发明实施例二的一种FPGA平台的结构框图；
[0013]图4是根据本发明实施例三的一种FPGA平台的结构示意图；
[0014]图5是图4所示实施例中USB控制器芯片和FPGA的连接示意图；
[0015]图6是图4所示实施例中调试FPGA的命令信号时序的示意图；
[0016]图7是根据本发明实施例四的一种FPGA平台的调试方法的步骤流程图；
[0017]图8是根据本发明实施例五的一种FPGA平台的调试方法的步骤流程图。
【具体实施方式】
[0018]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0019]实施例一
[0020]参照图2，示出了根据本发明实施例一的一种FPGA平台的结构框图。
[0021]本实施例的FPGA平台包括:USB (Universal Serial BUS，通用串行总线)控制模块102和至少一个FPGA104。
[0022]其中，USB控制模块102，用于接收FPGA平台外部的调试设备发出的调试指令，根据调试指令从调试设备下载调试文件；根据调试文件配置用于调试FPGA104的命令信号时序；通过burst (突发脉冲)将命令信号时序发送到FPGA104，以供FPGA104根据命令信号时序进行调试。
[0023]例如，FPGA平台通过USB控制模块102的USB接口与外部PC相连，当外部PC发出调试指令后，USB控制模块102通过其USB接口接收到该调试指令，从外部PC下载相应的调试文件，即bit文件；接着，USB控制模块102再将该bit文件配置成命令信号时序以对FPGA104进行调试；然后，USB控制模块102将配置生的命令信号时序以burst的方式发送到FPGA104，对FPGA104进行调试。
[0024]本实施例通过在FPGA平台中设置USB控制模块，由USB控制模块实现调试文件的下载，进而根据下载的调试文件生成相应的命令信号时序后，通过突发脉冲的方式发送到FPGA进行调试。一方面，使用USB接口下载调试文件时，下载速度优于JTAG接口 ；另一方面，通过突发脉冲将用于调试的命令信号时序发送到FPGA的速度，也远远快于JTAG方式。因此，通过本实施例，解决了现有调试方式尤其是JTAG调试方式调试FPGA时，调试文件加载时间长，影响FPGA调试效率的问题，大大缩短了调试文件加载时间，提高了 FPGA调试效率；并且，使用USB控制模块进行FPGA调试，节省调试成本，也容易进行调试编程。
[0025]实施例二
[0026]参照图3，示出了根据本发明实施例二的一种FPGA平台的结构框图。
[0027]本实施例的FPGA平台包括:USB控制模块202和至少一个FPGA204。本实施例中，USB控制模块202中包含有USB控制器芯片2022。
[0028]本实施例的USB控制模块202通过USB接口接收FPGA平台外部的调试设备发出的调试指令，根据调试指令从调试设备下载调试文件；根据调试文件配置用于调试FPGA的命令信号时序；通过突发脉冲burst将命令信号时序发送到FPGAJf FPGA进行调试。
[0029]在具体实现时，USB控制模块202的USB控制器芯片2022通过GPIF (GeneralProgrammable InterFace,通用可编程接口)与各个FPGA204的配置接口，如selectmapconfig (selectmap配置)接口相连。USB控制器芯片2022在下载完调试文件后,根据调试文件，通过slave selectmap模式(从并模式)配置用于调试FPGA204的命令信号时序；然后，USB控制器芯片2022通过GPIF，使用burst(突发脉冲)将命令信号时序发送到FPGA204的配置接口，如selectmap config接口，对FPGA204进行调试。
[0030]优选地，USB控制器芯片2022中设置有FIFO (First In First Out，先进先出)队列。USB控制器芯片2022还用于从调试设备下载完调试文件之后，根据调试文件配置用于调试FPGA204的命令信号时序之前，将调试文件缓存到USB控制器芯片2022的FIFO队列。
[0031]例如，当与FPGA平台相连的外部PC需要对FPGA平台上的FPGA进行调试时，如进行ASIC验证时，则向FPGA平台发送调试指令；该调试指令被USB控制模块202通过与PC相连的USB接口(也即，FPGA平台可以通过USB接口与外部PC相连)接收，交由USB控制器芯片2022 ；USB控制器芯片2022根据该调试指令，从PC上下载调试文件，即用于调试FPGA的bit文件；然后，USB控制器芯片2022将bit文件缓存到USB控制器芯片2022的FIFO队列中；接着，USB控制器芯片2022从FIFO队列中读取bit文件，并根据该bit文件，使用slave selectmap模式配置相对应的命令信号时序；最后，USB控制器芯片2022通过其GPIF,采用burst方式将该命令信号时序发送到FPGA204的selectmap config接口，从而对FPGA204进行调试。
[0032]此外，优选地，USB控制模块202还可以直接或者通过USB控制器芯片2022接收FPGA平台中的温度检测装置检测的温度信息，并在确定该温度信息指示的FPGA平台的温度达到设定的门限值时，关闭FPGA平台的电源。其中，FPGA平台的温度信息可以由FPGA平台自身的温度检测模块检测获得后，发送给USB控制模块202 ;也可以通过在FPGA平台中设置温度传感器，由温度传感器检测FPGA平台的温度，然后发送给USB控制模块202。温度的门限值可以通过外部PC设定，然后由PC发送给USB控制模块202，或者由USB控制模块202在需要时主动获取。门限值的具体设定范围可以由本领域技术人员根据实际情况适当设置，如，可以设定为低于FPGA平台外部工作环境最高值5摄氏度等，此值仅为示例性说明，其它适当的温度门限值也同样适用。通过对FPGA平台温度信息的监控，可以自动保护由于过热引起的FPGA芯片的损坏。
[0033]再者，优选地，FPGA平台中还包括电源模块，USB控制模块202还与FPGA平台的电源模块相连;USB控制模块202还可以用于接收调试设备如外部PC发送来的电源控制指令，并根据电源控制指令，通过电源模块的使能控制管脚控制FPGA平台电源的开启和关闭。通过对FPGA平台电源的操控，可以实现FPGA平台的远程开关机控制，从而消除现有FPGA平台调试时，因机械开关的抖动带来的过冲和电火花现象。
[0034]还需要说明的是，USB控制模块202中还可以包括电平转换芯片2024，用于将USB控制模块202输出信号的电压转换为适于其它模块，如电源模块、FPGA204等，所能接受的信号的电压。
[0035]通过本实施例，在进行FPGA平台调试时，大大缩短了用于调试FPGA的bit文件的下载时间；并且，实现了 FPGA平台的远程开关机控制，从而消除了现有FPGA平台因机械开关的抖动带来的过冲和电火花现象；此外，通过设置的FPGA平台的温度门限，可以自动保护由于过热引起的FPGA芯片损坏。
[0036]实施例三
[0037]参照图4，示出了根据本发明实施例三的一种FPGA平台的结构示意图。
[0038]如图4中所示，本实施例的FPGA硬件平台中设置有USB控制模块302，该USB控制模块302主要由USB控制器芯片CY7C68013和电平转换芯片构成。采用型号为CY7C68013的USB控制器芯片，可以直接跟FPGA平台外部的PC相连，通过CY7C68013的内核控制文件下载，并且实现成本低。但本领域技术人员应当明了，在实际应用中，其它适当的USB控制器芯片也同样适用，如，可以将CY7C68013用通用微处理器或者小容量的FPGA实现。
[0039]而与FPGA硬件平台相连的外部PC上，安装有相应的、用于FPGA平台进行FPGA调试的控制软件，该软件通过USB接口实现对USB控制模块302的操作，从而实现对FPGA硬件平台的控制。
[0040]本实施例中，CY7C68013通过其GPIF接口和FPGA硬件平台中的各个FPGA304的Selectmap config接口相连接,通过slave selectmap方式配置调试FPGA的命令信号时序，即图4中的config数据。一种CY7C68013和FPGA硬件平台中的一个FPGA相连接的连接示意图如图5所示，在图5中，CY7C68013使用三个功能模块module，通过相应的管脚与FPGA的selectmap config接口相连。这三个module分别是程序模块Program module、配置模块Config module、和输入模块Input module。从图5中可以看出的CY7C68013和FPGA的硬件管脚连接关系，Program module的信号都是CY7C68013的输出管脚，连接FPGA config的控制输入信号；Config module的信号都是CY7C68013的输出管脚，连接FPGA config的时钟和数据输入信号；Input module的信号都是CY7C68013的输入管脚，连接FPGA config的状态显示输入信号。
[0041]FPGA304的Selectmap config接口是一种并行接口，有多种配置模式，本发明中均米用 slave selectmap 模式。由图 5 中可见，Selectmap config 接 口具有 PR0GRAM_B、CS_B、RDWR_B、CCLK、D[0:x]、INIT_B、D0NE和 BUSY等多个管脚。各个管脚的功能如下:PR0GRAM_B:FPGA全局reset信号，低电平有效；CS_B:selectMAP数据总线使能信号，低电平使能数据管脚；PDWR_B:selectMAP数据总线方向控制信号，低电平时，数据方向为输入信号，高电平时，数据方向为输出信号；CCLK:配置时钟管脚；D[0:X]:配置数据管脚；INIT_B:当采样到mode管脚信号之前，输出低电平延迟配置，当采样到mode管脚信号之后，指示校验是否发生错误，当输出低电平时，表示配置过程中有CRC校验错误，当输出为高时表示配置过程中没有CRC校验错误；D0NE:配置完成指示信号，当输出高电平时表示配置完成，当输出低电平时表示配置没有完成；BUSY:指示器件是否准备好回传数据。基于上述连接关系，调试FPGA的命令信号时序的配置过程如下:PC向FPGA硬件平台发出调试指令，该调试指令由FPGA硬件平台中的USB控制模块304接收并处理；PC在收到USB控制模块304的确认响应后，向USB控制模块304发送bit文件；bit文件在PC上通过USB传输到USB控制模块302的CY7C68013 (通过PC上设置的进行FPGA调试的控制软件发出命令)；CY7C68013将数据缓存到4KB FIFO空间；然后，读取该FIFO空间的内容并由GPIF接口完成配置所需的命令信号时序，通过burst方式down load到FPGA，其中，具体时序如图6所示。上电后，CY7C68013的相应管脚拉低PR0GRAM_B信号，reset整个芯片，INIT_B信号会置为低电平直到FPGA采样到mode信号后置为高电平。之后CY7C68013对应管脚将RDWR_B信号置低，开始写操作(FPGA配置data为输入)，接着设置CS_B信号为低电平，使BUSY信号为低。接下来，CY7C68013输出配置数据(CCLK信号始终有输出)，在CCLK的上升沿，FPGA芯片采样data数据。配置完成后，DONE信号输出高电平，CY7C68013采样到DONE信号后先拉高CS_B信号，再拉高RDWR_B信号，完成一次seIectMAP配置过程。
[0042]CY7C68013的Burst的理论最高速率为96MBps，如果按照有效数据率为20MBps计算，xilinx Virtex7系列的XC7V2000TFLG1925的bit文件大小是54MB，FPGA加载完成仅需要2.7s (20MBps表示每秒传输20MB数据，bit文件大小是54MB，bit文件大小除以速率，也即，54MB/20MB = 2.7s)，远远快于现有JTAG的加载方式。
[0043]此外,可以将FPGA硬件平台中的ADC (Analog to Digital Converter,模数变换器)温度传感器的输出信号输入到USB控制模块302的GPIO信号，如图4中所示的USB控制模块与FPGA之间的温度信号，以实时监控FPGA硬件平台的温度。其中，可以通过PC上的控制软件设置温度的门限值，当温度达到门限值时，可以自动断电。
[0044]再者，现有的FPGA硬件平台上的电源通断控制开关是机械的，需要经常的通断电，在通断电的过程中会有较大的过冲有时还会因为不可避免的抖动产生火花，这对硬件平台的使用寿命和稳定性都带来了不好的影响。为此，本实施例中，USB控制模块302还可以有一路控制信号(如图4中所示的USB控制模块与power module之间的电源模块控制信号)连接到power module306 (电源模块306)的enable (使能)模块的控制管脚，在PC上通过控制软件实现对FPGA硬件平台电源的控制，从而避免频繁的通过机械开关控制电源。
[0045]而且，本实施例中的FPGA硬件平台还可以继续保留现有的JTAG模式进行FPGA调试的装置，以作备用和兼容。如图4中所示，FPGA硬件平台上还设置有JTAG接口与外部的PC相连，并且每个FPGA也分别与DDR、config module和Function module相连，这部分JTAG设置和功能可以参照相关技术实现，在此不作赘述。
[0046]此外,FPGA硬件平台的的时钟模块Clock module用于提供FPGA硬件平台使用的时钟信号。与FPGA硬件平台相连的外部PC在本实施例中为PCserver (PC服务器)，作为
服务器，可以接收客户端 PC,如 User computerKUser computer2、......、User computer n
通过路由器的接入，实现通过PC server对FPGA硬件平台的调试和控制。
[0047]通过本实施例，大大缩短了用于调试的bit文件的加载时间；实现了远程开关机控制，从而消除了机械开关的抖动带来的过冲和电火花现象；设置了 FPGA硬件平台的温度门限，可以自动保护由于过热引起的FPGA芯片损坏；并且，能够很好地与现有的JTAG调试方式兼容。
[0048]实施例四
[0049]参照图7，示出了根据本发明实施例四的一种FPGA平台的调试方法的步骤流程图。
[0050]本实施例的FPGA平台包括USB控制模块和至少一个FPGA，本实施例的FPGA平台调试方法包括以下步骤:
[0051]步骤S402 =USB控制模块接收FPGA平台外部的调试设备发出的调试指令，根据调试指令从调试设备下载调试文件。
[0052]如，在需要进行调试时，FPGA平台上的USB控制模块通过USB接口接收外部PC发送来的调试指令，并根据该调试指令从外部PC下载相应的调试文件，如用于调试的bit文件。
[0053]步骤S404 =USB控制模块根据调试文件配置用于调试FPGA的命令信号时序。
[0054]步骤S406 =USB控制模块通过突发脉冲将命令信号时序发送到FPGA，以供FPGA根据命令信号时序进行调试。
[0055]即，USB控制模块通过burst方式将命令信号时序发送到FPGA，对FPGA平台中的FPGA进行调试。
[0056]本实施例的FPGA平台调试方法可以通过前述多个装置实施例中相应的FPGA平台实现，并具有相应的FPGA平台实施例的有益效果，在此不再赘述。
[0057]实施例五
[0058]参照图8，示出了根据本发明实施例五的一种FPGA平台的调试方法的步骤流程图。
[0059]本实施例的FPGA平台包括USB控制模块和至少一个FPGA，其中，USB控制模块至少包括一个USB控制芯片。
[0060]本实施例的FPGA平台调试方法包括以下步骤:
[0061]步骤S502:USB控制器芯片通过USB接口接收FPGA平台外部的调试设备调试指令，根据调试指令从调试设备下载调试文件。
[0062]步骤S504 =USB控制器芯片将调试文件缓存到USB控制器芯片的FIFO队列中。
[0063]步骤S506:USB控制器芯片根据调试文件,通过从并模式(slave selectmap模式)配置用于调试FPGA的命令信号时序。
[0064]步骤S508 =USB控制器芯片通过USB控制器芯片的GPIF，使用突发脉冲将命令信号时序发送到FPGA的selectmap配置接口，对FPGA进行调试。
[0065]本实施例的FPGA平台的调试方法实现对FPGA的调试与上述现场可编程门阵列平台的实现对FPGA的调试的实现机制相同，详细亦可以参考上述相关实施例的记载，在此不再赘述。
[0066]通过在FPGA平台中设置USB控制模块，由USB控制模块实现调试文件的下载，进而根据下载的调试文件生成相应的命令信号时序后，通过突发脉冲的方式发送到FPGA进行调试。一方面，使用USB接口下载调试文件时，下载速度优于JTAG接口 ；另一方面，通过突发脉冲将用于调试的命令信号时序发送到FPGA的速度，也远远快于JTAG方式。从而，解决了现有调试方式尤其是JTAG调试方式调试FPGA时，调试文件加载时间长，影响FPGA调试效率的问题，大大缩短了调试文件加载时间，提高了 FPGA调试效率；并且，使用USB控制模块进行FPGA调试，节省调试成本，也容易进行调试编程。
[0067]优选地，在上述实施例的技术方案的基础上，USB控制器芯片还可以接收FPGA平台中的温度检测装置检测的温度信息；在确定温度信息指示的FPGA平台的温度达到设定的门限值时，关闭FPGA平台的电源。
[0068]优选地，在上述实施例的技术方案的基础上，USB控制器芯片还可以接收调试设备发送的电源控制指令，根据电源控制指令，通过电源模块的使能控制管脚，控制FPGA平台的电源的开启和关闭。
[0069]需要说明的是，上述两个优选步骤的执行与本实施例中S502-S508的执行没有先后关系，可以在任何一个步骤之前或之后进行，也可以与任何一个步并行执行。如，只要检测到FPGA平台的温度达到设定的门限值，而不管此时S502-S508执行到哪个步骤，都关闭FPGA平台的电源，不再继续进行FPGA平台的调试。再例如，当FPGA平台的电源的开启时，只要接收到电源控制指令指示关闭FPGA平台的电源，则不管此时S502-S508执行到哪个步骤，都关闭FPGA平台的电源，不再继续进行FPGA平台的调试。
[0070]本实施例的FPGA平台调试方法可以通过前述多个装置实施例中相应的FPGA平台实现，并具有相应的FPGA平台实施例的有益效果，在此不再赘述。
[0071]本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于方法实施例而言，由于其与FPGA平台的实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
[0072]以上对本发明所提供的一种FPGA平台及其调试方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
【权利要求】
1.一种现场可编程门阵列平台，包括至少一个现场可编程门阵列，其特征在于，还包括:通用串行总线控制模块； 所述通用串行总线控制模块，用于接收所述现场可编程门阵列平台外部的调试设备发出的调试指令，根据所述调试指令从所述调试设备下载调试文件；根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序；通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试。
2.根据权利要求1所述的平台，其特征在于，所述通用串行总线控制模块包括通用串行总线控制器芯片；所述通用串行总线控制器芯片的通用可编程接口与所述现场可编程门阵列的配置接口相连； 所述通用串行总线控制器芯片，用于根据所述调试文件，通过从并模式配置用于调试所述现场可编程门阵列的命令信号时序；并通过所述通用可编程接口，使用突发脉冲将所述命令信号时序发送到所述现场可编程门阵列的配置接口，对所述现场可编程门阵列进行调试。
3.根据权利要求2所述的平台，其特征在于，所述通用串行总线控制器芯片中设置有先进先出队列；所述通用串行总线控制模块，还用于从所述调试设备下载完调试文件之后将所述调试文件缓存 到所述通用串行总线控制器芯片的先进先出队列；再根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序。
4.根据权利要求1所述的平台，其特征在于，所述通用串行总线控制模块，还用于接收所述现场可编程门阵列平台中的温度检测装置检测的温度信息，并在确定所述温度信息指示的温度达到设定的门限值时，关闭所述现场可编程门阵列平台的电源。
5.根据权利要求1所述的平台，其特征在于，所述现场可编程门阵列平台中还包括电源模块，所述电源模块与所述通用串行总线控制模块相连； 所述通用串行总线控制模块，还用于接收所述调试设备发送的电源控制指令，根据所述电源控制指令，通过所述电源模块的使能控制管脚控制所述现场可编程门阵列平台的电源的开启和关闭。
6.一种现场可编程门阵列平台的调试方法，其特征在于，所述现场可编程门阵列平台包括通用串行总线控制模块和至少一个现场可编程门阵列；所述方法包括: 所述通用串行总线控制模块接收所述现场可编程门阵列平台外部的调试设备发出的调试指令，根据所述调试指令从所述调试设备下载调试文件； 所述通用串行总线控制模块根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序； 所述通用串行总线控制模块通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试。
7.根据权利要求6所述的方法，其特征在于， 所述通用串行总线控制模块根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序的步骤包括:所述通用串行总线控制模块中的通用串行总线控制器芯片根据所述调试文件，通过从并模式配置用于调试所述现场可编程门阵列的命令信号时序； 所述通用串行总线控制模块通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供对所述现场可编程门阵列根据所述命令信号时序进行调试的步骤包括:所述通用串行总线控制模块中的所述通用串行总线控制器芯片通过所述通用串行总线控制器芯片的通用可编程接口，使用突发脉冲将所述命令信号时序发送到所述现场可编程门阵列的配置接口，对所述现场可编程门阵列进行调试。
8.根据权利要求7所述的方法，其特征在于，在所述通用串行总线控制模块通过通用串行总线接口接收调试指令，根据所述调试指令下载调试文件的步骤之后，在所述通用串行总线控制模块根据所述调试文件配置用于调试所述现场可编程门阵列的命令信号时序的步骤之前，还包括: 所述通用串行总线控制模块将所述调试文件缓存到所述通用串行总线控制器芯片的先进先出队列。
9.根据权利要求6所述的方法，其特征在于，在所述通用串行总线控制模块通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试的步骤之后，还包括: 所述通用串行总线控制模块接收所述现场可编程门阵列平台中的温度检测装置检测的温度信息； 在确定所述温度信息 指示的温度达到设定的门限值时，关闭所述现场可编程门阵列平台的电源。
10.根据权利要求6所述的方法，其特征在于，在所述通用串行总线控制模块通过突发脉冲将所述命令信号时序发送到所述现场可编程门阵列，以供所述现场可编程门阵列根据所述命令信号时序进行调试的步骤之后，还包括: 所述通用串行总线控制模块接收所述调试设备发送的电源控制指令，根据所述电源控制指令，通过所述电源模块的使能控制管脚，控制所述现场可编程门阵列平台的电源的开启和关闭。
【文档编号】G06F11/36GK103455419SQ201310347231
【公开日】2013年12月18日 申请日期:2013年8月9日 优先权日:2013年8月9日
【发明者】单璐, 王亮 申请人:北京创毅讯联科技股份有限公司, 北京创毅视讯科技有限公司