一种基于numa计算机体系结构的xdp设计方法
【专利摘要】本发明提供一种基于NUMA计算机体系结构的XDP设计方法，设置一个由FPGA/CPLD或者BMC/SMC来实现的全局控制器，该全局控制器的主要作用控制MUX和SW的切换，从而实现XDP链路的动态智能配置，同时通过控制MUX还可以实现链路匹配阻抗的智能适配；此外全局控制器还可以控制SW实现任意CPU的Bypass，方便定位故障。该一种基于NUMA计算机体系结构的XDP设计方法和现有技术相比，保证了XDP链路的最大灵活性；节省成本，能够降低调试治具成本50%以上，实用性强，易于推广。
【专利说明】—种基于NUMA计算机体系结构的XDP设计方法
【技术领域】
[0001]本发明涉及计算机应用【技术领域】，具体的说是一种基于NUMA计算机体系结构的XDP设计方法。
【背景技术】
[0002]为方便调测试，各大半导体厂商都会给芯片配置一个调试接口，JTAG接口由于设计简单，允许多个器件串联在一起，形成JTAG链，对各个器件进行分别调测试，被各大厂商广泛采用。
[0003]Intel CPU的JTAG接口被称之为ITP接口(In Target Probe)，随着调试复杂度的增强，Intel在ITP的基础上，将此接口扩展为XDP(extend Debug Port)接口，通过XDP接口可以观察内存，设置断点，接收CPU的各种事件等，芯片的集成度越来越高，调试越来越复杂，XDP接口设计已经成为Intel系统设计必不可少的部分。
[0004]基于NUMA的多物理层分区计算机体系结构由于其架构复杂，分区状态可以自由组合，XDP链路的设计也变得比较复杂。目前常规的设计方法如下:
1、以基础最小分区为模块，每个模块上设计单独的XDP链路；
2、多路分区状态下，每个分区利用各自的XDP链路进行调测试；
3、单分区状态下，系统利用各个模块的XDP链路完成本模块的JTAG链路，各个XDP之间通过同步线缆进行同步控制。
[0005]采用这种设计方法，虽然可以满足XDP调测试要求，但是在多分区状态调试时，需要多个XDP调试器，而且需要XDP同步线缆进行连接；不仅增加了调测试硬件成本，而且在多分区状态下，由于系统架构复杂，结构设计繁琐，很多情况下，XDP同步线缆的布线非常困难；由于需要多余的硬件开销，因此设计的可靠性也较差。
[0006]本文提出的基于NUMA的多物理层分区计算机体系结构的XDP设计方法，可以完全解决以上问题。
【发明内容】
[0007]本发明的技术任务是解决现有技术的不足，提供一种基于NUMA计算机体系结构的XDP设计方法。
[0008]本发明的技术方案是按以下方式实现的，该一种基于NUMA计算机体系结构的XDP设计方法，其具体实现步骤为:
设置一全局控制器，该全局控制器由FPGA/CPLD或者BMC/SMC来实现，其作用是控制MUX和SW的切换，实现XDP链路的动态智能配置，同时通过控制MUX实现链路匹配阻抗的智能适配，通过控制SW实现任意CPU的旁路功能，进而定位故障；
全局控制器获取系统配置状况，该状况包括:系统分区设置，即单分区系统或多分区系统；主节点设置，即单分区系统具备唯一主节点，多分区系统每个系统都为主节点；BypaSS设置，即是否需要单独控制旁路某CPU ； 全局控制器根据系统分区设置配置各个SW和MUX的值:多路分区状态下，每个分区利用各自的XDP链路进行调测试；单分区状态下，系统通过全局控制器控制MUX的切换，实现XDP调试链路的动态智能配置，同时控制链路阻抗满足Intel设计规范，实现只用I个XDP完成系统调试的目的。
[0009]所述系统分区采用多分区系统时，该系统呈全对称设计。
[0010]每个CPU均设计Bypass链路，即旁路功能链路，Bypass的控制信号由CPU在位信号和全局控制器同时控制:当CPU不在位时，该位置会被智能自动旁路；全局控制器可以任意旁路任一 CPU，方便调测试时定位故障。
[0011]本发明与现有技术相比所产生的有益效果是:
本发明的一种基于NUMA计算机体系结构的XDP设计方法通过带外系统监控管理单元侦测系统分区状态，智能切换XDP链路，可以实现单物理层分区体系下的唯一 XDP链路控制，也可以实现多物理层分区计算机体系结构下的各分区独立XDP链路控制；通过这种智能切换策略，既保证了多分区体系结构下的XDP互不影响，相互独立，也保证了单分区体系结构下XDP的简化设计，提高调试和测试效率；可同时支持CPU online/offline智能侦测，当CPU offline时可以智能bypass该CPU,保证了 XDP链路的最大灵活性；节省成本,能够降低调试治具成本50%以上，实用性强，适用范围广泛，易于推广。
【专利附图】
【附图说明】
[0012]附图1是本发明的结构示意框图。
【具体实施方式】
[0013]下面结合附图对本发明的一种基于NUMA计算机体系结构的XDP设计方法作以下详细说明。
[0014]如附图1所示，本发明提供一种基于NUMA计算机体系结构的XDP设计方法，其具体实现步骤为:
设置一全局控制器，该全局控制器由FPGA/CPLD或者BMC/SMC来实现，其作用是控制复用器MUX和交换系统SW的切换，实现XDP链路的动态智能配置，同时通过控制MUX实现链路匹配阻抗的智能适配，通过控制SW实现任意CPU的旁路功能，进而定位故障；
全局控制器获取系统配置状况，该状况包括:系统分区设置，即单分区系统或多分区系统；主节点设置，即单分区系统具备唯一主节点，多分区系统每个系统都为主节点；BypaSS设置，即是否需要单独控制旁路某CPU ；
以基础最小分区为模块，每个模块上设计单独的XDP链路；
全局控制器根据系统分区设置配置各个SW和MUX的值:多路分区状态下，每个分区利用各自的XDP链路进行调测试；单分区状态下，系统通过全局控制器控制MUX的切换，实现XDP调试链路的动态智能配置，同时控制链路阻抗满足Intel设计规范，实现只用I个XDP完成系统调试的目的。
[0015]具体设置过程如附图1所示，单分区系统:
主节点:设置MUXl?MUX7连接到XDP连接器，设置MUX8和MUX9断开终端匹配电阻，连接到从节点； 从节点:设置MUXl和MUX2连接到终端匹配电阻，设置MUX31UX7断开XDP连接器，接收来自主XDP的信号(或者发送信号到主XDP)，设置MUX8和MUX9断开终端匹配电阻，接收来自主节点的信号；
多分区系统:
在多分区系统下，每个节点都是主节点，各个节点利用自己的XDP接口完成调测试，在多分区系统下各个MUX的配置如下:
设置MUXl?MUX7连接到XDP连接器，设置MUX8和MUX9连接到终端匹配电阻；
所述系统分区采用多分区系统时，该系统呈全对称设计，如附图1所示:即XDPl或者XDP2均可以作为XDP调试接口，通过Global Controller的切换，实现XDP链路的的智能配置。(为方便示意，图中只画出了用XDPl作为单分区调试接口的情形，用XDP2作为调试接口时的互连方法可参照XDPl处理。)。
[0016]每个CPU均设计Bypass链路，即旁路功能链路，Bypass的控制信号由CPU在位信号和全局控制器同时控制:当CPU不在位时，该位置会被智能自动旁路；全局控制器可以任意旁路任一 CPU，方便调测试时定位故障。默认情况下各个SW由CPU在位信号控制，当CPU在位时TDI和TDO信号经过CPU，将该CPU加入XDP链路中，当CPU不在位时，TDI和TDO信号直接相连，不经过CPU，实现了 CPU的自动Bypass ;在某些情况下，为了方便定位故障，同时不对CPU进行移除操作，可以利用Global Controller控制SW的选通信号，实现CPU的Bypass。
[0017]在上述技术方案中，推荐器件选型:MUX可以使用型号为74LVC1G3157的多路解复用器实现，SW可以利用两个74LVC1G3157实现；MUX和SW也可以用其它类似的器件实现，要求其导通阻抗要低于5 Ohm。
[0018]以上所述仅为本发明的实施例而已，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种基于NUMA计算机体系结构的XDP设计方法，其特征在于其具体实现步骤为: 设置一全局控制器，该全局控制器由FPGA/CPLD或者BMC/SMC来实现，其作用是控制MUX和SW的切换，实现XDP链路的动态智能配置，同时通过控制MUX实现链路匹配阻抗的智能适配，通过控制SW实现任意CPU的旁路功能，进而定位故障； 全局控制器获取系统配置状况，该状况包括:系统分区设置，即单分区系统或多分区系统；主节点设置，即单分区系统具备唯一主节点，多分区系统每个系统都为主节点；BypaSS设置，即是否需要单独控制旁路某CPU ； 全局控制器根据系统分区设置配置各个SW和MUX的值:多路分区状态下，每个分区利用各自的XDP链路进行调测试；单分区状态下，系统通过全局控制器控制MUX的切换，实现XDP调试链路的动态智能配置，同时控制链路阻抗满足Intel设计规范，实现只用I个XDP完成系统调试的目的。
2.根据权利要求1所述的一种基于NUMA计算机体系结构的XDP设计方法，其特征在于:所述系统分区采用多分区系统时，该系统呈全对称设计。
3.根据权利要求1所述的一种基于NUMA计算机体系结构的XDP设计方法，其特征在于:每个CPU均设计Bypass链路，即旁路功能链路，Bypass的控制信号由CPU在位信号和全局控制器同时控制:当CPU不在位时，该位置会被智能自动旁路；全局控制器可以任意旁路任一 CPU，方便调测试时定位故障。
【文档编号】G06F17/50GK103646140SQ201310643918
【公开日】2014年3月19日 申请日期:2013年12月5日 优先权日:2013年12月5日
【发明者】薛广营, 贡维 申请人:浪潮电子信息产业股份有限公司