一种基于fpga的pcie转psram桥的制作方法
【专利摘要】一种基于FPGA的PCIE转PSRAM桥，包括FPGA、PCIE接口、PSRAM接口、PCIE转PSRAM转换逻辑、计算机PCIE设备接口和PSRAM存储器，其中FPGA通过VerilogHDL硬件描述语言对PCIE接口、PSRAM接口和PCIE转PSRAM转换逻辑进行行为级描述，形成网表文件；所述PCIE接口与计算机PCIE设备接口相连，PSRAM接口与PSRAM存储器相连。该PCIE转PSRAM桥利用FPGA可配置的特点，实现了标准PCIE接口到自定义的PSRAM接口的信号转换，可进行8、16或32位的数据带宽切换；且设计巧妙、结构简单、使用方便，具有较好的推广使用价值。
【专利说明】—种基于FPGA的PC IE转PSRAM桥
【技术领域】
[0001]本实用新型涉及集成电路【技术领域】，具体涉及到一种基于FPGA的PCIE转PSRAM桥。
【背景技术】
[0002]随着生产工艺的发展，现场可编程门陈列FPGA的成本越来越低。再者在很多应用中，因FPGA自身可配置等特点，使得其逐渐代替了专用集成电路ASIC。本实用新型正是利用FPGA可配置的特点，完成通用标准PCIE接口到自定义的PSRAM接口的信号转换。
实用新型内容
[0003]本实用新型鉴于FPGA可配置的特点，提供一种方便易用的基于FPGA的PCIE转PSRAM 桥。
[0004]本实用新型所公开的基于FPGA的PCIE转PSRAM桥，其技术方案如下:包括FPGA、PCIE接口、PSRAM接口及PCIE转PSRAM转换逻辑，其中FPGA通过Verilog HDL硬件描述语言对PCIE接口、PSRAM接口和PCIE转PSRAM转换逻辑进行行为级描述形成网表文件，所述网表文件综合后下载到FPGA中；该PCIE转PSRAM桥中还包括计算机PCIE设备接口和PSRAM存储器，所述PCIE接口与计算机PCIE设备接口相连，PSRAM接口与PSRAM存储器相连。
[0005]进一步，所述PCIE接口为标准PCIE接口。
[0006]进一步，所述PSRAM接口与PSRAM存储器之间通过时钟信号CLK、复位信号RSTN、读使能信号0EN、片选信号CEN、写使能信号WEN、中断信号INT、地址总线信号ADDR[10:0]、数据总线信号DATA[31:0]和位宽模式选择信号BITSET[1:0]来进行控制信号和数据的传输。
[0007]本实用新型所公开的基于FPGA的PCIE转PSRAM桥具有的有益效果是:该PCIE转PSRAM桥利用FPGA可配置的特点，实现了标准PCIE接口到自定义的PSRAM接口的信号转换，可进行8、16或32位的数据带宽切换；且设计巧妙、结构简单、使用方便，具有较好的推广使用价值。
【专利附图】
【附图说明】
[0008]附图1为本实用新型所述PCIE转PSRAM桥的架构图。
【具体实施方式】
[0009]下面结合附图，对本实用新型所公开的基于FPGA的PCIE转PSRAM桥做进一步详细说明。
[0010]本实用新型所公开的基于FPGA的PCIE转PSRAM桥，其架构如图1所示，包括FPGA、PCIE接口、PSRAM接口及PCIE转PSRAM转换逻辑，其中FPGA通过Verilog HDL硬件描述语言对PCIE接口、PSRAM接口和PCIE转PSRAM转换逻辑进行行为级描述，形成网表文件，完成PCIE到PSRAM信号转换配置；该PCIE转PSRAM桥中还包括计算机PCIE设备接口和PSRAM存储器，所述PCIE接口与计算机PCIE设备接口相连，PSRAM接口与PSRAM存储器相连。进一步，所述PSRAM接口与PSRAM存储器之间通过时钟信号CLK、复位信号RSTN、读使能信号OEN、片选信号CEN、写使能信号WEN、中断信号INT、地址总线信号ADDR[10:0]、数据总线信号DATA[31:0]和位宽模式选择信号BITSET[1:0]来进行控制信号和数据的传输；所述PCIE接口为标准PCIE接口。
[0011]本实用新型基于FPGA的PCIE转PSRAM桥，使用Verilog HDL等硬件描述语言，对PCIE接口、PSRAM接口和PCIE转PSRAM转换逻辑进行行为级描述形成网表文件，综合后的网表文件下载到FPGA中，完成PCIE到PSRAM信号转换。同时位宽模式选择信号BITSET[1:0]的配置为:00表示32位模式，01表示16位模式，10表示8位模式。可见，该PCIE转PSRAM桥从根本上解决了 PCIE接口到PSRAM接口的转换，使用方便，可进行8、16或32位的数据带宽切换。
[0012]除本实用新型所述的技术特征外，均为本专业技术人员的已知技术。
【权利要求】
1.一种基于FPGA的PCIE转PSRAM桥，其特征在于，包括FPGA、PCIE接口、PSRAM接口及PCIE转PSRAM转换逻辑，其中FPGA通过Verilog HDL硬件描述语言对PCIE接口、PSRAM接口和PCIE转PSRAM转换逻辑进行行为级描述形成网表文件，所述网表文件综合后下载到FPGA中；该PCIE转PSRAM桥中还包括计算机PCIE设备接口和PSRAM存储器，所述PCIE接口与计算机PCIE设备接口相连，PSRAM接口与PSRAM存储器相连。
2.根据权利要求1所述的基于FPGA的PCIE转PSRAM桥，其特征在于，所述PCIE接口为标准PCIE接口。
3.根据权利要求1所述的基于FPGA的PCIE转PSRAM桥，其特征在于，所述PSRAM接口与PSRAM存储器之间通过时钟信号CLK、复位信号RSTN、读使能信号0EN、片选信号CEN、写使能信号WEN、中断信号INT、地址总线信号ADDR[10:0]、数据总线信号DATA[31:0]和位宽模式选择信号BITSET[1:0]来进行控制信号和数据的传输。
【文档编号】G06F17/50GK203455841SQ201320557335
【公开日】2014年2月26日 申请日期:2013年9月10日 优先权日:2013年9月10日
【发明者】姜凯, 于治楼, 沈忱 申请人:浪潮集团有限公司