通过地址的运行时间检测间接采样的制作方法

通过地址的运行时间检测间接采样的制作方法
【专利摘要】本发明的实施例涉及实现通过地址的运行时间检测间接采样。本发明的一个方面包括一种用于实现通过地址的运行时间检测间接采样的方法。所述方法包括：从样本点地址阵列读取样本点地址，并且通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令相关联的地址作比较。所述方法进一步包括：在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点。从所述样本点获得运行时间检测信息。所述方法也包括：在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
【专利说明】通过地址的运行时间检测间接采样

【技术领域】
[0001]本发明总体上涉及一种在计算环境内的处理，并且更具体地涉及使用运行时间检测通过地址来指定一个或多个样本指令的位置，每一个样本指令构成样本点。

【背景技术】
[0002]计算机处理器使用日益复杂的分支预测及指令高速缓存逻辑来执行事务(transact1n)。这些程序已被引入以增加指令吞吐量，且因此增加处理性能。用于改进性能的逻辑的引入使得难以肯定地预测特定软件应用程序将如何在计算机处理器上执行。在软件开发过程期间，常常存在功能性与性能之间的平衡。软件在基于执行软件的底层硬件的一个或多个抽象层级处执行。当将硬件虚拟化时，额外抽象层被引入。随着性能增强逻辑及各种抽象层(layer)的引入，将难以透彻地理解当程序正在执行时在硬件层级(level)实际发生的事。在不具此信息的情况下，软件开发者将更抽象的方法(诸如，执行持续时间、存储器使用率、线程的数目等)用于最佳化软件应用程序。


【发明内容】

[0003]技术问题
[0004]当硬件特定信息可用时，该信息通常是在事后被提供给开发者，且该信息是以聚集地、在高层级、和/或穿插着其他程序及操作系统的活动的方式提供，从而难以识别可能影响软件应用程序的效率及准确度的问题。
[0005]对于问题的解决方案
[0006]实施例包括用于实现通过地址的运行时间检测间接采样的方法、系统和计算机程序产品。所述计算机程序产品包括有形存储介质，其能够被处理电路读取，并且存储由所述处理电路执行来用于执行方法的指令。所述方法包括:从样本点地址阵列读取样本点地址，并且通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令相关联的地址作比较。所述方法进一步包括:在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点。从所述样本点获得运行时间检测信息。所述方法也包括:在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
[0007]用于实现通过地址的运行时间检测间接采样的方法包括:从样本点地址阵列读取样本点地址；并且，通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令的地址作比较。所述方法进一步包括:在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点。从所述样本点获得运行时间检测信息。所述方法也包括:在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
[0008]用于实现通过地址的运行时间检测间接采样的系统包括:存储器和具有运行时间检测模块的处理器。所述运行时间检测模块被配置为执行一种方法，所述方法包括:从样本点地址阵列读取样本点地址；并且，通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令的地址作比较。所述方法进一步包括:在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点。从所述样本点获得运行时间检测信息。所述方法也包括:在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
[0009]通过本发明的技术来实现另外的特征和优点。本发明的其他实施例和方面在此被详细说明，并且被看作所要求保护的发明的一部分。为了更好地明白具有优点和特征的本发明，参见说明书和附图。

【专利附图】

【附图说明】
[0010]图1A为描绘实施例中的示例主机计算机系统的图；
[0011]图1B为描绘实施例中的示例模拟主机计算机系统的图；
[0012]图1C为描绘实施例中的示例计算机系统的图；
[0013]图2为描绘实施例中的示例计算机网络的图；
[0014]图3为描绘实施例中的计算机系统的元件的图；
[0015]图4A描绘实施例中的计算机系统的详细元件；
[0016]图4B描绘实施例中的计算机系统的详细元件；
[0017]图4C描绘实施例中的计算机系统的详细元件；
[0018]图5描绘根据实施例的用于处理器的运行时间检测的系统的示意图；
[0019]图6描绘实施例中的包括可由特权状态设置的控制的运行时间检测控制块(RICCB)的一部分。
[0020]图7描绘实施例中的当半特权位⑷经设置为I时的RICCB控制块的一部分；
[0021]图8描绘根据实施例的报告群组。
[0022]图9描绘根据实施例的用于通过地址来实现运行时间检测间接采样的处理流。
[0023]图10图示了根据一个实施例的计算机程序产品。

【具体实施方式】
[0024]本发明的一个实施例启用使用运行时间检测通过地址的事件的间接采样。运行时间检测是能够不仅用在实验室或用于离线分析而且用于在处理器(CPU)上在程序控制下的程序运行时间期间的客户环境中的设施。被提取和执行来运行程序的指令的序列可以被称为指令流。为了增强数据收集灵活性，。可以基于可配置间隔来收集事件。被程序可设置的CPU控制管理运行时间检测。运行时间检测通常在固定的样本基础上报告事件；然而，可以通过使用运行时间检测下一个(RINEXDT)指令来引导在检测的指令流中的另外的兴趣点。通过或者指令计数或循环计数来确定固定样本间隔。在检测的指令流中的具体信息可以当执行随后的分析时很有益。能够在仪表运行期间建立与在检测的指令流中的特定指令相关联的另外引导的样本点可以实质上增大可用于事后分析的关键信息的数量。
[0025]运行时间检测下一个(RINEXT)指令被限定来允许检测的程序在下一个顺序指令(NSI)的执行的完成时指定样本点。除了固定间隔样本之外，该引导样本允许报告额外的很聚焦的样本点。RINEXT指令被插入到检测的指令流内，以便允许它将NSI指定为样本指令。RINEXT的插入可能要求将指令作为程序改变或重新编译插入。在一个实施例中，另一种样本模式被限定来实现样本点地址(SPA)模式。SPA模式通过地址间接地识别在检测的指令流中的一个或多个样本点。将样本点的地址间接地识别为所述运行时间检测配置处理的一部分可以支持程序的检测，以将精确的样本点作为目标，而不修改被监控的程序。每一个样本点不论是固定间隔样本、被引导样本点或间接采样点导致多记录报告群组的存储，所述多记录报告群组包括从收集缓冲器近来收集的数据以及与在所述样本点处的所述指令的执行相关联的数据。
[0026]图1A描绘实施例中的主机计算机系统50的代表性组件。组件的其他配置也可在计算机系统中使用。代表性主机计算机系统50包含与主存储器(计算机存储器)2通信的一个或多个处理器I以及至存储器件11及网络10的用于与其他计算机或SAN等通信的I/O接口。处理器I符合具有架构化指令集及架构化功能性的架构。处理器I可具有用于将程序地址(虚拟地址)变换为存储器中的真实地址的动态地址转译(DA103ODAT3通常包括用于高速缓存转译的转译后备缓冲器(TLB) 7，使得对计算机存储器2的块的稍后存取不需要延迟地址转译。通常，高速缓冲存储器9是用于计算机存储器2与处理器I之间。高速缓冲存储器9可为阶层式的，其具有可供一个以上CPU使用的大的高速缓冲存储器及介于大的高速缓冲存储器与每一 CPU之间的较小、较快速(较低层级)的高速缓冲存储器。在一些实施例中，较低层级高速缓冲存储器经划分以为指令提取及数据存取提供单独的低层级高速缓冲存储器。在实施例中，由指令提取单元4经由高速缓冲存储器9从计算机存储器2提取指令。该指令在指令解码单元6中被解码且(在一些实施例中与其他指令一起)被分派至指令执行单元8。通常，使用若干指令执行单元8，例如算术执行单元、浮点执行单元及分支指令执行单元。该指令是由指令执行单元8执行，从而按需要从指令指定的寄存器或计算机存储器2存取操作数。如果将从计算机存储器2存取(载入或存储)操作数，则载入存储单元5通常在被执行的指令的控制下处置该存取。指令可在硬件电路中或以内部微代码(固件)形式执行或通过两者的组合执行。
[0027]在图1B中，提供模拟主机计算机系统21，其模拟具有主机架构的主机计算机系统，诸如图1的主机计算机系统50。在模拟主机计算机系统21中，主机处理器(CPU) I为模拟主机处理器(或虚拟主机处理器)29，且包含原生处理器27，该原生处理器具有不同于主机计算机系统50的处理器I的原生指令集架构的原生指令集架构。模拟主机计算机系统21具有原生处理器27可存取的存储器22。在实施例中，存储器22经分割成计算机存储器2部分及模拟例程存储器23部分。计算机存储器2根据主机计算机架构而可供模拟主机计算机系统21的程序使用。原生处理器27执行不同于模拟处理器29的架构的架构的架构指令集的原生指令(原生指令获得自模拟例程存储器23)，且可通过使用在可解码所存取的该主机指令的序列及存取/解码例程中获得的一个或多个指令而从计算机存储器2中的程序存取用于执行的主机指令，以确定用于模拟所存取的该主机指令的功能的原生指令执行例程。针对主机计算机系统50架构定义的其他设施可由架构化设施例程模拟，其他设施包括诸如(例如)通用寄存器、控制寄存器、动态地址转译及输入/输出(I/O)子系统支持及处理器高速缓冲存储器的设施。模拟例程也可利用原生处理器27中可用的功能(诸如通用寄存器及虚拟地址的动态转译)来改进模拟例程的性能。也可提供特殊硬件及卸载引擎以帮助原生处理器27模拟主机计算机系统50的功能。
[0028]在大型计算机中，程序设计师(通常，现今的“C”程序设计师)常常通过编译器应用程序来使用架构化机器指令。存储在存储介质中的这些指令可原生地在z/ArchitectureIBM服务器中执行，或替代地在执行其他架构的机器中执行。可在现有及未来的IBM大型计算机服务器中及在IBM的其他机器(例如，pSeries?,服务器及xseries?服务器)上模拟指令。可于在广泛多种机器(使用由IBM?、Intel⑩、AMD?、Sun Microsystems及其他公司制造的硬件)上执行Linux的机器中执行指令。除了在Z/Architecture?下在该硬件上执行之外，也可使用 Linux 以及由 Hercules、UMX、Fundamental Software, Inc.(FSI)或Platform Solut1ns, Inc.(PSI)提供的使用模拟的机器,其中执行通常在模拟模式下。在模拟模式下，模拟软件是由原生处理器执行以模拟模拟处理器的架构。
[0029]模拟主机计算机系统21的组件中的一个或多个将在“IBM? z/ArchitecturePrinciples of Operat1n”(公告第 SA22-7832-08 号，第 9 版，2010 年 8 月)中予以进一步描述，该公告特此以全文引用方式并入本文中。IBM为国际商业机器公司(Armonk，NewYork, USA)额注册商标。本文中所使用的其他名称可为国际商业机器公司或其他公司的注册商标、商标或产品名称。
[0030]原生处理器27通常执行存储在包含固件或原生操作系统的模拟例程存储器23中的模拟软件以执行对模拟处理器的模拟。该模拟软件负责提取并执行模拟处理器架构的指令。该模拟软件维持模拟程序计数器以追踪指令边界。该模拟软件一次可提取一个或多个模拟机器指令且将该一个或多个模拟机器指令转换成供原生处理器27执行的原生机器指令的相应群组。这些经转换指令可被高速缓存，以使得可实现较快速转换。该模拟软件维持模拟处理器架构的架构规则以便保证针对模拟处理器撰写的操作系统及应用程序正确地操作。此外，该模拟软件提供由模拟处理器架构识别的资源，包括(但不限于)控制寄存器、通用寄存器、浮点寄存器、包括(例如)段表及页表的动态地址转译功能、中断机制、上下文切换机制、当日时间(TOD)时钟及至1/0子系统的架构化接口，以使得经设计以在模拟处理器29上执行的操作系统或应用程序可在具有该模拟软件的原生处理器27上执行。
[0031]被模拟的特定指令经解码，且子例程被调用以执行个别指令的功能。模拟模拟处理器29的功能的模拟软件功能被以(例如)“C”子例程或驱动程序来实施，或以在理解优选实施例的描述的后将在本领域普通技术人员的能力范围内的提供特定硬件的驱动程序的某一其他方法来实施。
[0032]在实施例中，本发明可由软件(有时被称为经授权内部码、固件、微代码、毫码(mill1-code)、微微代码(pico_code)等,其中的任一个都符合本发明)实践。参看图1A,体现本发明的软件程序代码是由也被称为主机计算机系统50的CPU(中央处理单元)I的处理器从存储器件11(诸如长期存储介质、CD-ROM驱动器、带驱动器或硬驱动器)存取。软件程序代码可体现于供数据处理系统使用的多种已知介质(诸如磁盘、硬驱动器或CD-ROM)中的任一个上。程序代码可分布在这些介质上，或可从一个计算机系统的计算机存储器2或存储器经由网络10至其他计算机系统地分发给用户以供这些其他系统的用户使用。
[0033]替代地，程序代码可体现于计算机存储器2中，且由处理器I使用处理器总线(未图示)存取。此程序代码包括操作系统，该操作系统控制各种计算机组件和一个或多个应用程序的功能及交互。程序代码通常是从诸如存储器件11的致密介质分页至计算机存储器2，程序代码可在计算机存储器中供处理器I处理。用于将软件程序代码体现于存储器中、实体介质上和/或经由网络分发软件码的技术及方法是公知的且本文中将不予以进一步论述。程序代码在被产生且存储在有形介质(包括(但不限于)电子存储器模块(RAM)、闪速存储器、致密盘(CD)、DVD、磁带等)上时常常被称为“计算机程序产品”。计算机程序产品介质通常可由优选在计算机系统中的处理电路读取以供处理电路执行。
[0034]图1C说明本发明可于其中实践的代表性工作站或服务器硬件系统。图1C的系统100包含诸如个人计算机、工作站或服务器的代表性基本计算机系统101，其包括可选的外围设备。基本计算机系统101包括一个或多个处理器106及总线(未图示)，该总线用以连接一个或多个处理器106与基本计算机系统101的其他组件及根据现有技术实现一个或多个处理器106与基本计算机系统101之间的通信。该总线将处理器106连接至存储器105及长期存储器107，长期存储器可包括(例如)硬驱动器(包括(例如)磁性介质、CD、DVD及闪速存储器中的任一个)或带驱动器。基本计算机系统101也可包括用户接口适配器，其经由该总线将一个或多个处理器106连接至一个或多个接口设备，诸如键盘104、鼠标103、打印机/扫描仪110和/或其他接口设备，其他接口设备可为任何用户接口设备(诸如触敏屏幕、数字化输入板等)。该总线也经由显示适配器将一个或多个处理器连接至显示器件102，诸如IXD屏幕或监视器。
[0035]基本计算机系统101可通过能够与网络109通信108的网络适配器而与其他计算机或计算机网络通信。示例网络适配器为通信频道、令牌环(token ring)、乙太网络或调制解调器。替代地，基本计算机系统101可使用无线接口(诸如蜂窝数字分组数据(⑶ro)卡)进行通信。基本计算机系统101可与局域网(LAN)或广域网(WAN)中的这些其他计算机相关联，或基本计算机系统101可为具有另一计算机的客户端/服务器配置中的客户端坐寸ο
[0036]图2说明本发明可于其中实践的数据处理网络200。数据处理网络200可包括诸如无线网络及有线网络的多个个别网络，该多个个别网络中的每一个可包括多个个别工作站201、202、203、204和/或图1C的基本计算机系统101。另外，如本领域普通技术人员将了解，可包括一个或多个LAN，其中LAN可包含耦接至主机处理器的多个智能工作站。
[0037]程序设计码111可体现于存储器105中，且由处理器106使用处理器总线存取。此程序设计码包括操作系统，其控制各种计算机组件和一个或多个应用程序112的功能及交互。程序代码通常是从长期存储器107分页至高速存储器105，程序代码可在高速存储器中供处理器106进行处理。用于将软件程序设计码体现于存储器中、实体介质上和/或经由网络分发软件码的技术及方法是公知的且本文中将不予以进一步论述。程序代码在被产生且存储在有形介质(包括(但不限于)电子存储器模块(RAM)、闪速存储器、致密盘(CD)、DVD、磁带等)上时常常被称为“计算机程序产品”。计算机程序产品介质通常可由优选在计算机系统中的处理电路读取以供处理电路执行。
[0038]处理器最容易利用的高速缓冲存储器(通常比处理器的其他高速缓冲存储器快速且小)为最低(LI或层级一)高速缓冲存储器，且主存储器(主存储器)为最高层级高速缓冲存储器(L3，如果存在3个层级)。最低层级高速缓冲存储器常常被划分为保存待执行的机器指令的指令高速缓冲存储器(I高速缓冲存储器)及保存数据操作数的数据高速缓冲存储器(D高速缓冲存储器)。
[0039]仍参看图2，网络也可包括大型计算机或服务器，诸如可存取数据存储库也可从工作站205直接存取的网关计算机(客户端服务器)206或应用程序服务器(远程服务器)208。网关计算机206充当至每一网络207的进入点。网关在将一个网络连接协议连接至另一者时是必需的。网关计算机206可优选地借助于通信链路耦接至另一网络(例如，因特网207)。网关计算机206也可使用通信链路直接耦接至一个或多个工作站101、201、202、203及204。网关计算机可利用可从国际商业机器公司购得的IBM
eServer? zSeries? z9?服务器来实施。
[0040]在实施例中，体现本发明的软件程序设计码是由基本计算机系统101的处理器106从长期存储介质(诸如图1C的长期存储器107)存取。软件程序设计码可体现于供数据处理系统使用的多种已知介质(诸如磁盘、硬驱动器或CD-ROM)中的任一个上。该码可分布在这些介质上，或可从一个计算机系统的存储器或存储器经由网络至其他计算机系统地分发给用户210及211以供这些其他系统的用户使用。
[0041]参看图3，描绘处理器106的示例性处理器实施例。将一个或多个层级的高速缓冲存储器303用以缓冲存储器块以便改进处理器106的性能。高速缓冲存储器303为保存可能被使用的存储器数据的高速缓存行的高速缓冲器。典型高速缓存行为64、128或256个字节的存储器数据。在实施例中，将单独的高速缓存用于高速缓存指令而非用于高速缓存数据。常常由本领域公知的各种“窥探”演算法来提供高速缓存一致性(存储器及高速缓冲存储器中的行的复本的同步)。诸如处理器系统的存储器105的主存储器常常被称为高速缓冲存储器。在具有4个层级的高速缓冲存储器303的处理器系统中，存储器105有时被称为层级5 (L5)高速缓冲存储器，因为存储器105通常较快且仅保存可供计算机系统使用的非易失性存储器(DASD、磁带等)的一部分。存储器105 “高速缓存”由操作系统分页到存储器105内及外的数据页。
[0042]程序计数器(指令计数器)311追踪待执行的当前指令的地址。z/Architecture处理器中的程序计数器是64位的且可截断至31或24位以支持先前寻址极限。程序计数器通常体现于计算机的程序状态字(PSW)中，以使得程序计数器在上下文切换期间保持不变。因此，进行中的程序(具有程序计数器值)可被(例如)操作系统中断(即，当前上下文从程序环境切换至操作系统环境)。程序的PSW在程序不在作用中时维持程序计数器值，且在操作系统在执行中时使用操作系统的程序计数器(在PSW中)。在实施例中，程序计数器被递增等于当前指令的字节数目的量。精简指令集计算(RISC)指令通常具有固定长度，而复杂指令集计算(CISC)指令通常具有可变长度。IBM z/Architecture的指令为具有2、4或6个字节的长度的CISC指令。程序计数器311由(例如)上下文切换操作或分支指令的分支采纳操作来修改。在上下文切换操作中，当前程序计数器值是与关于执行中的程序的其他状态信息(诸如条件码)一起存储在PSW中，且载入指向待执行的新程序模块的指令的新程序代码计数器值。执行分支采纳操作以便通过将分支指令的结果载入至程序计数器311中而准许程序做出决策或在程序内循环。
[0043]在实施例中，指令提取单元305是用以代表处理器106提取指令。指令提取单元305提取“下一顺序指令”、分支采纳指令的目标指令或在上下文切换后程序的第一指令。在实施例中，指令提取单元305使用预提取技术而基于经预提取的指令可能被使用的可能性来推测性地预提取指令。举例而言，指令提取单元305可提取包括下一顺序指令的16个字节的指令及额外字节的其他顺序指令。
[0044]所提取指令接着由处理器106执行。在实施例中，该所提取指令被传递至指令提取单元305的解码/分派单元306。解码/分派单元306解码该指令且将关于该经解码指令的信息转递至适当执行单元307、308和/或310。执行单元307从指令提取单元305接收关于经解码算术指令的信息且将根据指令的操作码(运算码)对操作数执行算术运算。操作数是从存储器105、架构化寄存器309或从执行中的指令的立即字段提供至执行单元307。当存储时，执行的结果是存储在存储器105、架构化寄存器309或存储在其他机器硬件(诸如控制寄存器、PSW寄存器等)中。
[0045]处理器106通常具有用于执行指令的功能的一个或多个执行单元307、308及310。参看图4A，执行单元307可通过接口逻辑407而与架构化寄存器309、解码/分派单元306、载入/存储单元310及其他处理器单元401通信。执行单元307可使用若干寄存器电路403,404及405来保存信息，算术逻辑单元(ALU) 402将对该信息进行操作。ALU402执行诸如加减乘除的算术运算，以及诸如及(and)、或(or)、以及互斥或(xor)、旋转及移位的逻辑功能。在实施例中，ALU支持与设计依赖的特殊化运算。其他电路可提供包括(例如)条件码及复原支持逻辑的其他架构化设施408。通常，ALU运算的结果被保存在输出寄存器电路406中，该输出寄存器电路可将该结果转递至多种其他处理函数。在其他实施例中，存在处理器单元的许多配置，本描述仅意欲提供对一个实施例的代表性理解。
[0046]ADD指令(例如)将在具有算术及逻辑功能性的执行单元307中执行，而浮点指令(例如)将在具有特殊化浮点能力的浮点执行单元(未图示)中执行。优选地，执行单元通过对由指令识别的操作数执行运算码定义的函数而对操作数进行运算。举例而言，可由执行单元307对在由指令的寄存器字段识别的两个架构化寄存器309中发现的操作数执行ADD指令。
[0047]执行单元307对两个操作数执行算术加法且将结果存储在第三操作数中，其中该第三操作数可为第三寄存器或该两个源寄存器中的一个。执行单元307优选利用算术逻辑单元(ALU)402,其能够执行诸如移位、旋转、与、或及XOR的多种逻辑函数，以及包括加减乘除中的任一个的多种代数函数。一些ALU402是为了纯量运算而设计且一些ALU是为了浮点运算而设计。在实施例中，数据可视架构而为大端序(big endian)(其中最低有效字节在最高字节地址处)或小端序(little endian)(其中最低有效字节在最低字节地址处)。IBM z/Architecture为大端序。带正负号字段可具正负号及量值,其视架构而定为二进位反码或二进位补码。二进位补码是有利的，因为ALU不必设计减法能力，因为呈二进位补码的负值或正值在ALU内仅需要加法。数字通常以速记(shorthand)描述，其中例如，12位的字段定义4，096字节块的地址且通常被描述为4Kbyte (千字节)块。
[0048]参看图4B，用于执行分支指令的分支指令信息通常被发送至分支单元308，其在其他条件运算完成之前使用诸如分支历史表432的分支预测演算法来预测分支的结果。将在条件运算完成之前提取并推测地执行当前分支指令的目标。当条件运算完成时，将基于条件运算的条件及推测出的结果而完成或舍弃推测地执行的分支指令。典型分支指令可测试条件码且在条件码满足该分支指令的分支要求的情况下分支至目标地址，可(例如)基于包括在寄存器字段或指令的立即字段中发现的数字的若干数字来计算目标地址。在实施例中，分支单元308可使用具有多个输入寄存器电路427、428及429及输出寄存器电路430的ALU426。分支单元308可与(例如)通用寄存器、解码/分派单元306或其他电路425通信。
[0049]可出于包括(例如)以下各者的多种原因而中断一组指令的执行:由操作系统起始的上下文切换，导致上下文切换的程序例外或错误，导致上下文切换的I/O中断信号，或多个程序的多线程活动(在多线程环境中)。在实施例中，上下文切换动作存储关于当前在执行中的程序的状态信息，且接着载入关于正被调用的另一程序的状态信息。状态信息可存储在(例如)硬件寄存器中或存储器中。状态信息包括指向待执行的下一指令的程序计数器值、条件码、存储器转译信息及架构化寄存器内容。上下文切换活动可由硬件电路、应用程序、操作系统程序或固件码(微代码、微微代码或经授权内部码(LIC))单独地或组合地实行。
[0050]处理器根据指令定义的方法来存取操作数。指令可使用指令的一部分的值提供立即操作数，可提供明确地指向通用寄存器或专用寄存器(例如浮点寄存器)的一个或多个寄存器字段。指令可利用由运算码字段识别为操作数的多个隐含寄存器。指令可利用操作数的存储器位置。操作数的存储器位置可由寄存器、立即字段或如由z/Architecture长位移设施(long displacement facility)举例说明的寄存器与立即字段的组合提供,在该z/Architecture长位移设施中指令定义基寄存器、索引寄存器及立即字段(位移字段)，其被加在一起以提供操作数在存储器中的位置。本文中的位置暗示在主存储器(主存储器)中的位置，除非另有指示。
[0051]参看图4C，处理器使用载入/存储单元310来存取存储器。载入/存储单元310可通过经由高速缓冲存储器/存储器接口获得目标操作数在存储器中的地址及将该操作数载入架构化寄存器309或另一存储器位置中来执行载入操作，或可通过获得目标操作数在存储器中的地址及将从架构化寄存器309或另一存储器位置获得的数据存储在存储器中的目标操作数字置中来执行存储操作。载入/存储单元310可为推测性的且可以相对于指令序列而言无序的序列存取存储器；然而，载入/存储单元310对程序维持指令是有序地执行的表像。载入/存储单元310可与架构化寄存器309、解码/分派单元306、高速缓冲存储器/存储器接口或其他元件455通信，且包含各种寄存器电路、ALU458及控制逻辑463以计算存储地址且提供管线排序以保持运算有序。一些运算可能无序，但载入/存储单元提供如本领域公知的用以使无序的运算对程序表现为已有序地执行的功能性。
[0052]优选地，应用程序“看见”的地址常常被称为虚拟地址。虚拟地址有时被称为“逻辑地址”及“有效地址”。这些虚拟地址是虚拟的，因为虚拟地址是通过多种DAT技术中的一个(诸如图3的DAT312)重定向至实体存储器位置，DAT技术包括(但不限于)将偏移值(offset value)作为虚拟地址的首码、经由一个或多个转译表转译虚拟地址,转译表至少单独地或组合地包括段表及页表，优选地，段表具有指向页表的输入项。在z/Architecture中，提供转译的阶层，其包括区域第一表、区域第二表、区域第三表、段表及选用的页表。常常通过利用转译后备缓冲器(TLB)来改进地址转译的性能，该转译后备缓冲器包含将虚拟地址映射至相关联实体存储器位置的输入项。输入项是在DAT312使用转译表转译虚拟地址时创建。于是，虚拟地址的后续使用可利用快速TLB的输入项而非缓慢的顺序转译表存取。可通过包括最近最少使用(LRU)演算法的多种替换演算法管理TLB内容。
[0053]在处理器106为多处理器系统的处理器的情况下，每一处理器有责任使经共用资源(诸如I/o、高速缓冲存储器、TLB及存储器)保持连锁以达成一致性。在实施例中，“窥探”技术将被用于维持高速缓存一致性。在窥探环境中，每一高速缓存行可被标记为处于共用状态、排他状态、有变化状态、无效状态及类似状态中的任一个中以便促进共用。
[0054]图3的I/O单元304为处理器106提供了用于附接至外围设备(包括例如磁带、磁盘、打印机、显示器及网络)的构件。I/o单元304常常由软件驱动程序提供给计算机程序。在诸如来自IBM的z/Series的大型计算机中，频道适配器及开放式系统适配器为大型计算机的I/O单元，I/O单元提供操作系统与外围设备之间的通信。
[0055]检测数据为与处理器106的操作有关的数据。在实施例中，对检测数据及其他系统层级量度的存取可能受限制或不可用。计算机处理器在特权状态(或监督状态)及较低特权状态(或问题状态)下操作。在特权状态中，程序可经由特权操作对所有系统资源进行存取(例如，对所有控制寄存器及监督存储器空间进行存取)。特权状态也被称为特权模式或监督模式。在计算机处理器上执行的操作系统可在特权状态中操作。较低特权状态为对系统资源的存取受限制的非特权状态。举例而言，在较低特权状态中执行的应用程序可对控制寄存器具有有限存取权或无存取权，且仅可存取由操作系统指派给应用程序的用户存储器空间。较低特权状态通常被指派给在操作系统的控制下执行的应用程序，且不可在较低特权状态中执行特权操作。较低特权状态也被称为问题状态、问题模式或用户模式。
[0056]对于在较低特权状态中执行的程序而言不可进行写入存取的一个这种受限资源为程序状态字(PSW)。PSW可包含待执行的下一指令的程序计数器、可由分支指令使用的条件码字段、用于指示检测被启用或停用的检测控制字段，及用以控制指令排序且确定计算机处理器的状态(包括指派给程序的特权状态)的其他信息。在多线程处理环境中，多个程序共用可用计算机处理器能力或将可用计算机处理器能力按时间截块。程序中的每一个具有上下文信息(context informat1n),其包括相关联PSW、用于存取指派给程序的主存储器的地址转译表的原始地址、一组通用寄存器当前值、控制寄存器、浮点寄存器等。目前在作用中或控制的PSW被称为当前PSW。PSW管理目前在执行中的程序。计算机处理器具有中断能力，其准许计算机处理器回应于例外条件及外部刺激而迅速地上下文切换至另一程序。当中断出现时，计算机处理器针对特定中断类别而将当前PSW置于经指派存储位置(称为旧PSW位置)中。计算机处理器从第二经指派存储位置提取新PSW。此新上下文确定了待执行的下一程序。在实施例中，这些存储位置位于计算机处理器可存取的存储器位置中。当计算机处理器已完成处理该中断时，处置该中断的程序可重新载入包括旧PSW的旧上下文，使旧PSW又变为当前PSW，使得被中断程序可继续。
[0057]可以明确方式(例如，当指令执行读取PSW位的部分时)或隐含方式(例如，在指令提取、操作数提取、地址产生计算、地址产生源等中)参考PSW的字段。明确参考通常在运行时间执行，而隐含参考通常在指令执行期间在管线的不同阶段(即，指令提取、指令解码、运行时间及完成时间)执行。可独立于彼此来参考或更新PSW中的个别字段。
[0058]在实施例中，通过操纵上下文，操作系统控制计算机处理资源，包括由计算机处理器启用运行时间检测。可在操作系统的执行期间以及由操作系统所执行的任何软件应用程序启用或停用运行时间检测。运行时间检测的启用/停用状态经存储为与程序相关联的PSW中的上下文信息。
[0059]运行时间检测(RI)设施可并入实施z/Architecture的模型上。当RI设施经安装且被启用时，在程序执行期间将数据收集至CPU内的一个或多个收集缓冲器中且接着将其报告至程序缓冲器。所存储信息的每一单元被称为报告群组。报告群组的内容由多个记录组成，记录的内容表示由CPU在程序执行期间识别的事件。
[0060]当以一配置安装运行时间检测设施时，PSff字段(RI位)启用运行时间检测。该运行时间检测控制的有效性确定了开启RI位的能力，但当RI为I时，CPU控制有效且运行时间检测经启用。运行时间检测设施可包括以下指令:载入运行时间检测控制、修改运行时间检测控制、运行时间检测发出、运行时间检测下一个、运行时间检测关闭、运行时间检测开启、存储运行时间检测控制，及测试运行时间检测控制。
[0061]载入运行时间检测控制(LRIC)指令初始化管理运行时间检测的运行时间检测控制。修改运行时间检测控制(MRIC)指令修改最初由LRIC创建的运行时间检测控制的全部或子集。运行时间检测发出(RIEMIT)指令通过将通用寄存器的值存储在收集缓冲器中来收集该值。运行时间检测下一个(RINEXT)指令执行对在RINEXT之后的下一个顺序指令(NSI)的导向取样。运行时间检测关闭(R1FF)指令停用运行时间检测。运行时间检测开启(R1N)指令启用运行时间检测。存储运行时间检测控制(STRIC)指令将该运行时间检测控制的当前值置于指定的存储位置中。测试运行时间检测控制(TRIC)指令检查该运行时间检测控制。在有效的情况下，设置控制经更改指示符的状态。
[0062]运行时间检测设施包括用于使测量警告外部中断搁置(pending)的能力。由运行时间检测收集且报告至程序缓冲器的信息的一些是依赖模型的，且因此未被定义。由运行时间检测设施提供的样本及数据是用于对性能特性的统计估计，且是实质上准确的，且可能不可重复。举例而言，不管取样模式如何，都不可预测:导致例外或与特定系统内部活动相关联的样本指令是否会导致报告群组的存储，以及如果报告群组经存储，包括在运行时间检测数据中的依赖模型数据是否会受影响。
[0063]收集缓冲器是用以捕获记录的集合，记录的内容报告在程序执行期间由处理器识别的事件。示例为:一个或多个采纳分支的执行；事务执行中止事件；指令提取高速缓存未命中；数据提取或存储高速缓存未命中；以及RIEMIT指令的操作数。RIEMIT指令的执行通过将通用寄存器的值存储至收集缓冲器中来收集该值。可在诸如指令数据缓冲器的其他缓冲器中收集和/或存储额外数据。
[0064]报告受报告控制控制。当样本指令经识别时，每一报告控制启用对相应条件的检查。如果相应条件存在，则形成且存储报告群组。当无报告控制经启用或经启用报告控制的相应条件不存在时，不存储报告群组。可从指令数据缓冲器及其他依赖模型源提取关于样本指令所报告的数据，且接着将其用以创建报告群组的一个或多个记录的内容，一个这种记录为指令记录。
[0065]可在报告群组存储器中捕获的记录类型包括:填充、额外、开始、时间戳、指令、发出、事务执行(TX)中止、调用、返回和传送。当收集缓冲器中的有效记录的数目不足以填满当前报告群组大小的报告群组时，在报告群组中使用填充记录(filler record)。可在报告群组的额外区段中使用额外记录。开始记录为第一报告群组的第一记录。时间戳记录经存储为除第一报告群组外的每一个报告群组的记录O。当针对样本指令存储报告群组时创建指令记录作为该报告群组的最后记录。发出记录是通过RIEMIT的成功执行而创建。事务执行(TX)模式中止记录是通过隐含中止创建或由事务中止指令的执行而创建。调用记录是通过经分类为调用类型分支指令的分支指令的执行而创建。返回记录是通过经分类为返回指令的返回类型分支指令的执行而创建。传送记录是通过满足特定条件码准则的分支指令的执行而创建。
[0066]图5描绘可实施于实施例中的用于处理器的运行时间检测的系统的示意图。在实施例中，系统500包括中央处理单元(CPU)，诸如图1的处理器106。在实施例中，处理器106为单一处理器。在替代实施例中，处理器106为多核心处理器的单一处理核心。在实施例中，处理器106能够以变化的速度操作。
[0067]在实施例中，处理器106进一步包括寄存器510。寄存器510为能够存储数据的字以供处理器106使用的硬件寄存器。寄存器510包括用于存储可由处理器106存取的数据的位的一个或多个锁存器。寄存器510可包括(例如)多个通用寄存器和多个控制寄存器。处理器106另外包括与寄存器510通信的检测模块506。检测模块506为控制处理器106的检测的处理电路。检测模块506配置以直接从处理器106收集检测数据，诸如一个或多个采纳分支的执行路径、事务执行中止事件、各种运行时间操作数、时间戳信息等。检测模块506从处理器106收集检测数据，且将检测数据存储在收集缓冲器508中。在实施例中，收集缓冲器508为收集从检测模块506接收的数据的循环缓冲器，且当该循环缓冲器被填满时，该循环缓冲器用新数据覆写最旧数据。
[0068]处理器106执行一个或多个操作系统516和一个或多个应用程序518。一个或多个操作系统516和一个或多个应用程序518存储在存储器520 (诸如硬驱动器、CD/R0M、闪速存储器等)中，且被载入至主存储器514中的为存储目前执行的操作系统和/或应用程序的一个或多个作用中片段、被调用页(其是按需要从存储器520载入至运行时间存储器504中)而保留的运行时间存储器504区域中。在实施例中，操作系统中的每一个作为由超管理器(未图示)管理且由处理器106执行的虚拟机来执行。
[0069]在实施例中，处理器106将来自主存储器514中的用于目前执行的操作系统或应用程序的PSW数据512的PSW512载入寄存器510中且设置(例如)寄存器510中的一个或多个处理器设置。在实施例中，寄存器510中的PSW包括用于启用及控制检测模块506的一个或多个位。
[0070]一个或多个应用程序518包括经编译以在特定操作系统上执行的软件应用程序、在解译器上执行的经解译码(例如，Java)或操作系统支持线程(例如，进程管理、守护进程等)。一个或多个操作系统516和/或一个或多个应用程序518中的每一个可执行指令以触发检测模块506以使其开始或停止收集检测数据。
[0071]在实施例中，一个或多个应用程序518中的一个执行指令，该指令已被确定为样本指令，从而在该样本指令的执行完成时创建样本点，且接着使检测模块506将应用程序的所收集数据从收集缓冲器508移动至主存储器514中的可由应用程序存取的程序缓冲器522。主存储器514可为本领域已知的任何可寻址存储器。在实施例中，主存储器514可包括有时被称为高速缓冲存储器的快速存取缓冲存储器。每一 CPU可具有相关联高速缓冲存储器。在额外实施例中，主存储器514为动态随机存取存储器(DRAM)。在又一实施例中，主存储器为存储器件，诸如可由应用程序存取的计算机硬驱动器或闪速存储器。
[0072]为了配置运行时间检测控制，处理器106支持载入运行时间检测控制(LRIC)指令。除本文予以进一步描述的特定LRIC字段外，将理解，也可定义额外字段以支持其他功能性。LRIC指令可用以载入运行时间检测且最初配置运行时间检测，且是由图5的检测模块506支持。在实施例中，检测模块506 (也被称为运行时间检测模块506)实施运行时间检测控制及报告控制。运行时间检测控制的当前状态可使用存储运行时间控制(STRIC)指令从图5的寄存器510存储至主存储器514中。可作为LRIC指令的操作数载入的控制块的各种字段的定义也在本文中用以指代运行时间检测控制的相应值的状态。
[0073]图6描绘实施例中的包括可由特权状态设置的控制的运行时间检测控制控制块(RICCB)的一部分。控制块部分600可包括除了参看图6所描述的那些值之外的额外值。可由LRIC指令来执行对控制块部分600的修改。
[0074]该控制块部分包括有效性位602 (V位)。有效性位602指示处理器中的运行时间检测控制的集合的有效性，因为控制是由LRIC指令先前设置。
[0075]该控制块也包括S位604，其用以确定是否允许较低特权状态程序执行MRIC指令。K位606指示较低特权状态程序是否被准许在半特权状态中关于运行时间检测控制(诸如运行时间检测控制的原始地址及极限地址)进行执行。H位608确定地址控制(B卩，原始地址、极限地址及当前地址)是否参考主要虚拟地址空间(primary virtual address space)或主虚拟地址空间(home virtual address space)。0位610被忽略且当作0对待。
[0076]较低特权状态样本报告控制位612 (Ps位)是与较低特权状态程序结合使用。当在较低特权状态中且运行时间检测控制中的Ps位612为零时，在运行时间检测经启用时忽略运行时间检测控制的报告控制，且因此不导致存储报告群组。当在较低特权状态中且运行时间检测控制中的Ps位612为I时，检查报告控制且根据其经定义功能来加以使用。
[0077]监督状态样本报告控制位614 (Qs位)是与监督状态程序结合使用。当在监督状态中且运行时间检测控制中的Qs位614为零时，在运行时间检测经启用时忽略运行时间检测控制的报告控制，且因此不导致存储报告群组。当在监督状态中且运行时间检测控制中的Qs位614为I时，检查报告控制且根据其经定义功能来加以使用。
[0078]较低特权状态收集缓冲器控制位616 (Pc位)控制着对图5的收集缓冲器508的更新。当在较低特权状态中且运行时间检测控制中的Pc位616为零时，在运行时间检测经启用时忽略运行时间检测控制的收集缓冲器控制，且收集缓冲器508的更新被阻止。当在较低特权状态中且运行时间检测控制中的Pc位616为I时，检查收集缓冲器控制且根据其经定义功能来加以使用。
[0079]监督状态收集缓冲器控制位618 (Qc位)控制着对收集缓冲器508的更新。当在监督状态中且运行时间检测控制中的Qc位618为零时，在运行时间检测经启用时忽略运行时间检测控制的收集缓冲器控制，且收集缓冲器508的更新被阻止。当在监督状态中且运行时间检测控制中的Qc位618为I时，检查经指示收集缓冲器控制且根据其经定义功能来加以使用。
[0080]G位620为运行时间检测暂停中断(也被称为暂停中断)的搁置控制。当G位620为零时，暂停中断不在搁置中。当G位602为I时，暂停中断在搁置中。当程序缓冲器522中的第一报告群组被写入时，G位620被设置为零。即，当运行时间检测程序缓冲器原始地址(ROA) 702等于图7的运行时间检测程序缓冲器当前地址(RCA) 706时，G位620被设置为零。当尝试将除了第一报告群组之外的报告群组存储在程序缓冲器522中时，G位620在运行时间检测暂停条件不存在的情况下经设置为零，且报告群组被存储。当尝试将除了第一报告群组之外的报告群组存储在程序缓冲器522中时，G位620在运行时间检测暂停条件存在的情况下经设置为1，且不存储报告群组。
[0081]U位622为用于缓冲器满中断及暂停中断的启用控制。当U位622为零时，中断请求的产生被停用，且如果该产生在搁置中，则其保持搁置。
[0082]L位624为缓冲器满中断的搁置控制。当L位624为零时，缓冲器满中断不在搁置中。当L位624为I时，缓冲器满中断在搁置中。
[0083]密钥字段626为4位的无正负号的整数，其值被用作报告群组的存储的存储保护密钥。仅在存储密钥匹配与对存储器存取的请求相关联的存取密钥时才准许报告群组的存储，且在存储密钥匹配存取密钥时或在存储密钥的提取保护位为零时准许提取。在存储密钥的四个存取控制位等于存取密钥时或在存取密钥为零时，密钥匹配。
[0084]图7描绘当MRIC被准许以半特权模式(即，K位为I)执行时的RICCB控制块的一部分。控制块700也可为用于初始化运行时间检测控制的LRIC指令的操作数。控制块700可包括除了参看图7所描述的那些值之外的额外值。在实施例中，MRIC指令操作数的未另外指明的多个区段不可由较低特权状态程序存取。当半特权模式被准许时，运行时间检测程序缓冲器原始地址(ROA) 702及运行时间检测程序缓冲器极限地址(RLA) 704是由较低特权状态程序用MRIC指令设置。R0A702为图5的程序缓冲器522的第一字节的位置。RLA704指示程序缓冲器522的最后一个字节的位置。
[0085]在实施例中，运行时间检测程序缓冲器当前地址(RCA) 706可由MRIC指令更新。RCA706为待存储的下一个报告群组在程序缓冲器522中的位置。RCA706检查报告群组大小字段744 (RGS字段)，且影响用以形成程序缓冲器522的地址的有效位位置的数目。64位的RCA706为字O、字I的位位置O至26-RGS和附加在右边的RGS+5 二进位零。此为将存储在程序缓冲器522中的后续报告群组在图5的程序缓冲器522中的开始位置。报告群组为由检测模块506创建且随后存储在程序缓冲器522中的信息单元。在实施例中，当由RCA706指定的RGS字段744不等于运行时间检测控制的当前报告群组大小(即，RCA706会改变RGS字段744)时，则将RCA706设置为R0A702。
[0086]剩余样本间隔计数字段742 (RSIC字段)可由较低特权程序使用MRIC指令更新。RSIC字段742包括64位的无正负号的整数，其指示剩余样本间隔计数。当运行时间检测控制中的RSIC字段742的值为零或等于缩放因子(scaling factor)字段740 (SF字段)中的值，且运行时间检测经启用时，则下一样本间隔为基于取样模式708 (M)及SF字段740的值的完整间隔。当RSIC字段742是非零的且小于SF字段740，且运行时间检测经启用时，下一样本间隔为部分间隔。当RSIC字段742是非零的且大于SF字段740值，且运行时间检测经启用时，下一样本间隔为延长间隔。当延长间隔过期时，下一间隔是基于SF字段740值。当RSIC字段742经设置为非零值时，其经受SF字段740也经受的相同依赖模型最大限制。当RSIC字段742的原始值为零时，取样模式将支配在LRIC指令及MRIC指令的执行期间RSIC字段742是否经设置为SF字段740中的值，或该字段是否继续展示为零，直至运行时间检测经启用。
[0087]SF字段740含有64位的无正负号的整数，其值为单元的缩放因子计数。单元的尺寸是根据模式字段708 (M字段)确定。当RSIC字段742中的值为零时，SF字段740提供RSIC字段742的递减至零的初始值，在递减至零时，当前指令被识别为样本指令，且从SF字段740值再新间隔计数。SF字段740的有效值在I至264-1的范围中。如果指定了零，则采用值一。然而，每一模型可具有SF字段740的最小值及最大值两者。最小值及最大值也可基于模式字段708而不同。如果指定了小于最小值的值，则依赖模型最小值被载入。如果指定了大于最大值的值，则依赖模型最大值被载入。
[0088]DC控制字段736为4位的无正负号的整数，其值指明与数据提取或存储高速缓存未命中相关联的高速缓存等待层级。即，样本指令遭遇数据存取高速缓存未命中。除非被另一运行时间检测控制禁止，否则尝试存储表示样本指令的报告群组，该样本指令的数据存取在数值上大于或等于由DC控制字段736的值指明的层级的高速缓存等待层级处经识别为未命中。用于数据存取的高速缓冲存储器结构及高速缓存等待层级是依赖模型的。对于具有多个操作数或长操作数的指令，其是依赖模型于哪一操作数存取(如果存在)是用于报告控制。依赖模型行为可忽略DC控制字段736的值，且因此不使用该值作为存储报告群组的原因。
[0089]IC字段734为4位的无正负号的整数，其值指明与指令提取高速缓存未命中相关联的高速缓存等待层级。即，样本指令的提取遭遇指令提取高速缓存未命中。对于IC字段734及DC控制字段736两者而言，高速缓存等待层级为特定高速缓存层级存取与进行观测的处理器的距离的抽象化。等待层级取决于处理器与主存储器之间的嵌套高速缓存层级的量与在多个处理器之间共用这些高速缓存层级的方式的组合。较大等待层级通常对应于消耗较多时间的存取。IC字段734及DC控制字段736中的值可被视为高速缓存等待层级的零原点识别。举例而言，值零对应于LI高速缓冲存储器(即，最接近处理器的高速缓冲存储器)。值一因此为下一层高速缓冲存储器，其可被称为L2高速缓冲存储器，或甚至L1.5高速缓冲存储器(在一些机器中)。值2-15指明额外高速缓存等待层的逻辑渐进，直至达到主存储器，但不包括主存储器本身。一般而言，高速缓冲存储器结构不会深达十五层。因此，IC字段734及DC控制字段736中的值15被解译为特殊情况，其分别且无关于高速缓存等待层级地意味:并未出于产生报告群组的存储的目的而识别出指令提取或数据存取的高速缓存未命中。除非被另一运行时间检测控制禁止，否则尝试存储表示样本指令的报告群组，该样本指令的提取被识别在数值上大于或等于由IC字段734的值指明的层级的高速缓存等待层级处未命中。用于指令提取的高速缓冲存储器结构及高速缓存等待层级是依赖模型的。依赖模型行为可忽略IC字段734的值，且因此不使用该值作为存储报告群组的原因。
[0090]高速缓存等待层级更动控制报告控制位732 (F位)是用于非分支指令且用于分支预测控制。当运行时间检测控制中的F位732为零时，检查运行时间检测控制的高速缓存报告控制(IC字段734及DC控制字段736)且根据其经定义功能来加以使用。检查运行时间检测控制的分支预测控制(BPxn722、BPxt724、BPti726及BPni728位)且根据其经定义功能来加以使用。当F位732为I时，这些相同控制被忽略且报告群组被存储，除非被另一控制禁止。
[0091 ] 数据高速缓存未命中控制位730 (D位)指示报告群组是否将被存储。如果D位730为1，则可或可不将额外类型记录置于报告群组的含有关于样本指令的依赖模型数据的额外区段中。
[0092]MRIC 指令包括分支预测(BP)报告控制(BPxn722、BPxt724、BPti726 及 BPni728)。如果运行时间检测控制中的BP报告控制位为零，则不检查相应条件。如果BP报告控制位为I且相应分支预测条件存在，则报告群组被存储。
[0093]BPxn位722在为I时启用对分支预测信息的检查。因此，如果样本分支被错误地预测为经采纳而实际上未被采纳，则报告群组被存储。
[0094]BPxt位724在为I时启用对分支预测信息的检查。因此，如果样本分支被错误地预测为未被采纳而实际上经采纳，则报告群组被存储。
[0095]BPti位726在为I时启用对分支预测信息的检查。因此，如果样本分支被正确地预测为经采纳且实际上被采纳，但分支目标被错误地预测，则报告群组被存储。
[0096]BPni位728在为I时启用对分支预测信息的检查。因此，如果样本分支被正确地预测为未被采纳且实际上未被采纳，且分支目标被错误地预测，则报告群组被存储。
[0097]事务执行模式记录位720 (X位)的启用控制控制着对事务执行模式中止记录的收集。当运行时间检测控制中的X位720为零时，不收集事务执行模式中止记录。当X位720为I时，收集事务执行模式中止记录且将记录置于图5的收集缓冲器508中。如果模型未被安装有事务执行设施，则忽略X位720。
[0098]RIEMIT指令控制位718 (E位)控制RIEMIT指令的执行。当在运行时间检测经启用时运行时间检测控制中的E位718为零或被忽略且当作零来对待时，RIEMIT执行无操作(no-operat1n)。当E位718为I且未被以其他方式忽略时，RIEMIT经启用以执行其经定义功能。
[0099]J位746在为零时指定:不管掩码值如何，条件分支(BC)指令在其他类型分支类别中。如果J位746为1，则指定掩码15的BC指令在返回类型分支类别中。当BC指令指定掩码1-14时，其不受J位746影响且始终在其他类型分支类别中。当在返回类型分支类别中时，R位716控制至图5的收集缓冲器508中的包括。当在其他类型分支类别中时，B位748控制至收集缓冲器508中的包括。其他类型分支类别也可被指示为传送类型分支类别。
[0100]指令地址码位714 (C位)控制调用类型分支的启用。如果运行时间检测控制中的C位714为I且指令为调用类型分支，则收集缓冲器508被更新。如果对调用类型分支及返回类型分支两者的依赖模型检测被组合，则C位714对两个类型起作用，且R位716无效。
[0101]R位716为返回类型分支的启用控制。如果运行时间检测控制中的R位716为I且指令为返回类型分支，则收集缓冲器508被更新。
[0102]B位748为对除了调用类型分支及返回类型分支以外的分支的启用控制。如果运行时间检测控制中的B位748为I且指令为由运行时间检测识别的其他类型分支，则收集缓冲器508被更新。
[0103]最大地址已超出位712 (MAE位)在经设置为I时指示已存储了具有经设置为I的C位714的一个或多个报告群组。一旦MAE位712经设置为1，继续运行时间检测的执行不会将该位设置回至零。将MAE位712指定为零的LRIC指令或MRIC指令的执行会将MAE位712设置为零。
[0104]运行时间检测下一个(RINEXT)控制位710 (N位)控制着对运行时间检测下一个指令(其控制样本指令的执行)的启用。当运行时间检测控制中的N位710为零或被忽略且当作零来对待时，RINEXT执行无操作。当N位710为I且未被以其他方式忽略时，RINEXT被启用以执行其经定义功能。
[0105]模式字段708 (M字段)为4位的无正负号的整数，其在运行时间检测控制中的值指定用于运行时间检测控制的取样模式。所支持的取样模式可包括基于对CPU循环进行计数、对指令进行计数的取样，或可回应于诸如RINEXT的样本指令而定向至样本。
[0106]报告群组大小字段744 (RGS)为3位的无正负号的整数，其值指定报告群组的记录的数目(Rd。报告群组中的记录的数目可从两个记录(包括开始/时间戳记录及指令最后记录)变化至多达256个记录。在实施例中，上限可为依赖模型的。置于报告群组中的16字节记录的数目为2-+1)。
[0107]主要CPU能力抑制控制位738 (Y位)及次要CPU能力抑制控制位739 (Z位)被共同称为抑制控制。对报告群组的存储的抑制意味着不执行存储尝试。当配置中的所有CPU的CPU能力相同时，抑制控制无效且不发生抑制。在一配置中，如果一个CPU的CPU能力不同于另一 CPU的能力，则抑制控制生效，且将至少一个CPU称为以CPU能力或主要CPU能力操作，而将至少一其他CPU称为以次要CPU能力操作。主要CPU能力及次要CPU能力是不同操作速度。当Y位738及Z位739均为零时，抑制不发生。当Y位738为零且Z位739为I时，在CPU(例如，处理器106)以次要CPU能力操作的情况下发生抑制。当Y位738为I且Z位739为零时，在CPU(例如，处理器106)以主要CPU能力操作的情况下发生抑制。当Y位738及Z位739均为I时，发生抑制。
[0108]样本点地址(SPA)字段750是SPA控制。SPA字段750可以用于启用作为与引导样本和基于间隔的样本的一个或多个相结合的另一种样本模式的通过地址的间接采样。在不支持多个同时样本模式的实施例中，可以省略SPA字段750。
[0109]样本点地址类型(SPAT)字段752是SPA类型控制。可以与SPA字段750相结合地使用SPAT字段752，以控制是否应当将在样本点地址阵列524中的地址与指令地址或指令的操作数的地址作比较。可以将SPA字段750与SPAT字段752相群组合以形成群组合的SPA控制字段。在一个替代实施例中，在样本点地址阵列524中存储的每一个地址可以具有可独立分配的样本点地址类型。
[0110]图7的以上字段及位是字段的放置及命名的示例，且在本文中为清楚起见而提供。将理解，在其他实施例中，可仅使用字段的子集，字段可呈任何次序或在任何位置中，和/或可用不同名称来表示。
[0111]当运行时间检测经安装且启用时，可在收集缓冲器508中捕获许多事件及数据。收集缓冲器508被用以捕获记录的集合，记录的内容报告在程序执行期间由处理器106识别的事件。示例为:一个或多个采纳分支的执行，事务执行中止事件，高速缓存未命中，及运行时间检测发出指令的操作数。IC控制字段734及DC控制字段736设置层级，程序可对在该层级采取用以改进指令或数据预取行为的某一校正动作有兴趣。RIEMIT指令的执行通过将通用寄存器的值存储至收集缓冲器508中来收集该值。额外数据可被收集和/或存储在其他缓冲器中，其他缓冲器诸如用以收集依赖模型样本指令数据以建构运行时间检测指令记录的指令数据缓冲器(IDB)(未描绘)。
[0112]所收集的运行时间检测信息是以取样方式报告。对来自指令流的指令进行取样。经取样的指令被称为样本指令。当运行时间检测经启用时，用于确定样本指令的若干模式被定义如下。在循环计数模式中，计数为SF740或RSIC742 (其任一个被用以提供用于当前间隔的计数)中所指定的CPU循环的数目。回应于与取样模式相关联的事件调整该计数。举例而言，当处理器106处在操作状态中时，该计数可被递减。当该计数递减至诸如零的临限值时，当前指令被识别为样本指令，且将该计数重新初始化至SF740值且该计数开始随下一循环递减。当样本指令的执行完成时，执行报告(如果适当)。
[0113]在指令计数模式中，在SF740或RSIC742 (其任一个被用以提供用于当前间隔的计数)中指定计数。针对由单一操作单元组成的指令，在作为用以调整计数的事件的指令完成时递减计数。当计数递减至诸如零的临限值时，指令为样本指令。对于由多个操作单元组成的指令，可按以下方式中的一个递减计数:
[0114]a.针对可中断指令,直到部分完成的所有操作单元表示一个已计数单元,针对该已计数单元，计数递减。
[0115]b.针对可中断指令，从最近的部分完成起直到最终完成的所有操作单元表示一个已计数单元，针对该已计数单元，计数递减。
[0116]c.针对在执行由指令的参数指定的处理的CPU确定子部分之后完成的指令，完成表示一个已计数单元，针对该已计数单元，计数递减。
[0117]d.针对在执行多个操作单元之后完成而不在以上类别a_c中的指令，最后一个操作单元的完成表示一个已计数单元,针对该已计数单元,计数递减。
[0118]当针对指令的任何已计数单元而言计数递减至零时,指令为样本指令。当达到诸如零的临限值时，将计数重新初始化至SF740值，且计数开始如以上a-d中所描述的倒数计数(count down) 0在计数模式的所有情况下，在样本指令的最后一个操作单元完成之后发生报告(如果适当)。
[0119]在导向取样模式中，当N位710为I且RINEXT指令被成功执行时，导向取样发生。样本指令为RINEXT指令的后的下一顺序指令(NSI)。如果下一顺序指令为执行类型指令，则样本指令为该执行类型指令的目标指令。当处于循环计数或指令技术模式中时，可发生导向取样。计数取样结合导向取样及其所导致动作中的任一个继续且不另外受影响，以下情况除外:如果根据计数取样确定的样本指令与由导向取样确定的指令相同，则不存储两个报告群组。处理器1106可以通过运行时间检测指令集的扩展来支持间接采样。运行时间检测加载样本点地址(RILSPA)指令可以用于向图5的样本点地址阵列524加载样本点地址和地址类型值。样本点地址阵列524可以是寄存器510的一部分。在样本点地址阵列524中的样本点地址和地址类型通过地址和地址类型来间接地识别在检测指令流中的一个或多个样本点。可以使用运行时间检测存储样本点地址(RISSPA)指令将在样本点地址阵列524中的值读取和存储到另一个位置。运行时间检测清除样本点地址(RICSPA)指令可以用于清除在样本点地址阵列524中的值。在多处理多任务环境中的RISSPA、RILSPA和RICSPA指令的使用使得能够与检测程序的调度和非调度一致地存储和恢复一群组样本点地址。RICSPA可以当管理程序使得检测问题程序结束时简化内务情理，因为该管理程序可能不知道被检测的问题程序建立的全部样本点地址。
[0120]不管取样模式如何，当样本指令是由RINEXT指令的执行识别时，存储报告群组。然而，运行时间检测控制Y738、Z739、Qs614及Ps612继续有效。
[0121]循环计数及指令计数取样各自基于内部系统事件及例外条件而确定会经受一定量的可变性的适当间隔。倒数计数(countdown)在运行时间检测从停用转变至启用时开始。视可插入于RINEXT与NSI的完成之间的任何事件而定，导向取样经受较少量的可变性。值得注意，中断可导致被视为NSI的指令不再为NSI。
[0122]与模式无关，取样识别样本指令。一旦样本指令经识别，收集便在该样本指令的执行完成时停止，且开始报告。接着应用管理报告的各种报告控制。在使报告群组的存储在搁置中时，收集继续。
[0123]当不在事务执行模式中时，在样本指令的执行完成时，报告群组的存储变为在搁置中。当在事务执行模式中时，在样本指令的执行完成时，报告群组的存储被延后，直至事务结束，且接着变为在搁置中。当报告群组的存储被延后或在搁置中时，如果识别出以下中断中的任一个，则报告群组可被清除:1)程序中断；2)紧急机器检查中断；3)重新启动中断；及4)监督调用中断。
[0124]任何搁置中的I/O、外部及可抑制的机器检查中断保持搁置，直至报告群组已被存储或运行时间检测控制确定报告群将不被存储。
[0125]每一模式可或可不允许报告控制的不同集合。当取样模式为指令计数或循环计数，但导向取样也被使用时，可能通过多个取样方法来识别出相同样本指令。当此情况发生，且待使用的报告控制根据取样模式而不同时，应用与导向取样相关联的报告控制。
[0126]归因于可能出现的非同步及非请求系统事件，用以对特定指令进行取样的间隔的精确确定通常不可行。实情为，可将RINEXT指令用以较接近地指明样本指令。
[0127]当在循环计数模式或指令计数模式中时，RINEXT指令可过于接近于根据指令计数或循环计数取样所识别的样本指令而发出。相关联的报告群组的内容就好像样本指令被识别为RINEXT指令的NSI —般，而不像所应用的样本指令的循环计数或指令计数识别。
[0128]如果以下例外条件中的任何一个或多个得到满足，则RINEXT的执行可作为无操作来执行:
[0129]1.运行时间检测控制是无效的。
[0130]2.在问题状态中，当前运行时间检测控制的Ps612为零，从而指示问题状态报告不被准许。
[0131]3.在监督状态中，当前运行时间检测控制的Qs614为零，从而指示监督状态报告不被准许。
[0132]4.当前运行时间检测控制的N位710为零，从而指示RINEXT指令本身不被准许。
[0133]5.存储被抑制。
[0134]6.当前PSW中的字段指示运行时间检测被停用。
[0135]7.依赖模型临限值将被超过。在一时间段中RINEXT已被发出的次数已超过依赖模型极限。
[0136]8.存在程序缓冲器满条件。
[0137]9.存在运行时间检测暂停条件。
[0138]10.下一顺序指令为开始解译执行指令。
[0139]11.下一顺序指令为监督调用指令。
[0140]如先前所描述，当在程序执行期间启用运行时间检测时，运行时间检测数据是收集于处理器106内。在实施例中，在处理器106内收集数据的位置为收集缓冲器508，且视情况为指令数据缓冲器。在实施例中，收集缓冲器508为处理器106的内部缓冲器，其用以存储(save)所收集的最近记录。当检测到样本触发点时，将记录从收集缓冲器508复制至程序缓冲器522中以作为将写入至程序缓冲器522的报告群组的部分。在实施例中，以非破坏性方式从收集缓冲器复制记录。
[0141]收集缓冲器508可被称为“硬件收集缓冲器”，因为收集缓冲器508位于处理器中，且在实施例中经实施为表示给定事件的指令地址802及事件后设数据804的寄存器对的阵列。在实施例中，指令数据缓冲器也由寄存器对的阵列来实施。事件的示例为采纳分支，针对该采纳分支，寄存器对可保存该分支的指令地址，且该后设数据可保存分支的目标以及关于分支的历史行为的信息。在实施例中，寄存器对经排序，且随着事件出现于指令流中而被顺序地更新。维持计数器以指示阵列中的最近经更新输入项的索引。在实施例中，收集缓冲器508为循环缓冲器，且当收集缓冲器508被填满时，下一事件覆写阵列中的第一输入项，且在发生后续事件时阵列的寄存器对的顺序更新重新开始。因而，假设阵列CB[0]至CB[N-1]及指示最新更新索引的计数器i，所捕获的事件的追踪可由序列CB[i]、
CB[1-l]、......、CB[1]、CB[0]、CB[N-1]、CB[N-2]、......、CB[i+l]来表示。在另一实施例中，使用两个指针:指向缓冲器中的最旧输入项的头指针，及指向缓冲器中的最新输入项的尾/当前指针。
[0142]在收集缓冲器508中顺序地捕获表示处理器106在任何给定执行点处的状态的事件。将收集缓冲器508用以捕获记录的集合，记录的内容报告在程序执行期间由处理器106识别的事件(例如，一个或多个采纳分支的执行，事务执行中止事件，RIEMIT指令的操作数等)。在实施例中，经识别的事件视图7中所展示的RICCB的内容而定。收集缓冲器508的实施例中的输入项包括事件指令地址及其他相关的事件后设数据。事件后设数据的示例包括(但不限于):采纳分支的指令地址及该分支的目标(包括关于分支的历史行为的某一信息)；RIEMIT指令的指令地址及各别寄存器值；及事务中止指令的地址及各别事务复原进入点。
[0143]收集缓冲器508的实施例能够存储多达32个输入项(即，关于32个事件的信息)，其中由64个位(例如，位0:63)指定每一指令地址且由64个位(例如，位64:127)指定事件后设数据。收集缓冲器的大小(Rra)为依赖模型计数，其表示记录的数目。在实施例中，收集缓冲器的字节大小为16字节记录大小的倍数。收集缓冲器的大小为大于或等于模型的最大报告群组的计数(Rm)与报告群组中的未从收集缓冲器提取的记录的计数(Ric)之间的差的记录数目。因此，在实施例中，收集缓冲器的大小经表示为:RraS (Reg-Rnc) ο
[0144]在实施例中，收集缓冲器508及指令数据缓冲器(如果使用指令数据缓冲器)的内容被清除或以其他方式受以下事件影响:(I)中断；(2)开启及关闭运行时间检测设施的PSW位(例如，位24)从I变至O;及(3)当运行时间检测设施处于事务执行模式中时识别出样本指令时(在此情况下，对收集数据缓冲器508及指令数据缓冲器的进一步更新停止且在事务结束时继续)，此时，报告群组的存储在搁置中且收集缓冲器508及指令数据缓冲器被清除。
[0145]在诸如在图1B中所示的模拟主计算机系统的一个实施例中，使用寄存器和/或存储器来实现收集缓冲器508。在这个实施例中，也使用寄存器和/或存储器来实现如果存在的选用指令数据缓冲器。
[0146]在实施例中，额外能力可影响数据收集，且可看作提供额外数据收集点，而不实质上干扰先前所描述的正常指令计数或循环计数取样。这些能力包括RIEMIT指令的执行，RIEMIT指令通过将通用寄存器的值存储至收集缓冲器508中来收集该值。另外，先前所描述的运行时间检测控制中的数据收集控制位可用以定制所收集数据的类型，例如，E、C、R及B控制位。以此方式，所收集数据的类型是可程序化的。
[0147]在实施例中，实施指令数据缓冲器以收集用以建构运行时间检测指令记录的依赖模型样本指令数据。指令数据缓冲器从指令收集数据以便在该指令被识别为样本指令时使数据可用。在实施例中，该指令数据缓冲器为处理器中的硬件缓冲器/存储位置，关于可变为触发器以作为样本点的指令的信息是存储在该硬件缓冲器/存储位置中，使得在登出过程期间，该信息可与来自收集缓冲器508的数据一起被写出。类似于收集缓冲器508，该指令数据缓冲器包括指令地址及与该指令相关联的后设数据。指令数据缓冲器中的后设数据常常为依赖机器的，且可包括(但不限于):高速缓存未命中相关的信息，及分支预测相关的信息。
[0148]根据实施例，所收集的其他数据可不来自于收集缓冲器508且可不来自于指令数据缓冲器。示例包括用以形成以下各者的部分的数据:(I)报告群组的第一记录:时间戳或开始记录；及(2)额外类型的记录，其可针对每一个报告群组而创建且因此不存储在收集缓冲器508中，这些记录(当存在时)可放置于报告群组的额外或依赖机器部分中。这些系统产生的记录在本文中被称为“系统信息记录”。
[0149]图8描绘了在样本点处被存储到程序缓冲器522的报告群组800的高级示例。在记录中的报告群组的大小被表示为RKe，等于2(ΜΒ+1)，其中，RGS是作为指数的报告群组大小。当在报告群组中使用时，可以或可以不非破坏性地复制从除了收集缓冲器508之外的位置复制的模型相关的数量的记录(Rnc)。在图8的示例中，Reg = 8, Rgs = 2,并且Rnc = 4。在图8中所示的示例报告群组800包括报头区段802、主体区段804、额外记录区段806和页脚区段808。
[0150]报头区段802可以包括开始记录或时间标记记录，用于存储状态、跟踪和/或定时信息。对于在程序缓冲器中存储的第一报告群组在报头区段802中存储开始记录(S卩，当RCA706等于R0A702时)。在一个实施例中，开始记录包括:记录类型字段“02”;报告群组数量(NRG)字段，用于指示在程序缓冲器中当前存储了多少报告群组；RGS字段，用于指示报告群组的大小；停止(S)字段，用于指示程序缓冲器522是否满了 ；暂停(H)字段，用于指示是否暂停了运行时间检测；以及，日时(TOD)时钟时间段，用于指示何时写入开始记录。在一个实施例中，在开始记录中的字段的至少一个子集出自RI控制块(例如，RICCB)。时间标记记录的一个实施例具有记录类型“03”，并且包括用于指示何时存储记录的TOD时钟字段。在一个实施例中，对于除了第一报告群组之外的每一个报告群组在报头区段802中存储时间标记记录。
[0151]报告群组的主体区段804可以包括用于从收集缓冲器508样本的事件和信息的多种记录。事件和信息可以表示例如由发送指令捕获的状态信息、事务执行异常终止、调用、返回、分支和填充。
[0152]在一个实施例中，在成功地执行RIEMIT指令时，在收集缓冲器508中建立和存储发送记录。发送记录的一个实施例包括:记录类型字段“10”;指令地址码字段，用于指示在发送记录中如何表示当前PSW的指令地址比特位置；指令地址字段，其根据编址模式(例如，64、31或24比特)来变化，并且如果RIEMIT是执行类型指令的目标则包含RIEMIT指令或执行类型指令的指令地址，以及，发送数据字段，用于存储来自由RIEMIT指令指定的一般寄存器的数据。
[0153]在一个实施例中，通过隐含的异常终止或通过事务异常终止指令的执行来建立和在收集缓冲器508中存储事务执行模式异常终止记录。异常终止记录的一个实施例包括:记录类型字段“11”、指令地址码字段，用于指示如何在事务执行异常终止记录中表示当前PSff的指令地址比特位置；指令地址字段，其根据编址模式(例如，64、31或24比特)来变化，并且如果异常终止指令是执行类型指令的目标则包含异常终止指令或执行类型指令的指令地址，以及，用于与异常终止相关联的任何模型相关数据的字段。
[0154]在一个实施例中，通过调用类型分支指令来建立调用记录，该调用类型分支指令例如是:当R2字段非零时的BRANCH AND SAVE (分支和存储)(BASR) ；BRANCH AND SAVE (分支和存储)(BAS) ；BRANCH RELATIVE AND SAVE LONG ；BRANCH RELATIVE AND SAVE ;当1?2 字段是非零时的BRANCH AND LINK (BALR) ；BRANCH AND LINK (BAL);以及，当R2字段是非零时的BRANCH AND SAVE AND SET MODE。调用记录的一个实施例包括:记录类型字段“ 12”、指令地址码字段，用于指示如何在调用记录中表示当前PSW的指令地址比特位置；指令地址字段，其根据编址模式(例如，64、31或24比特)来变化，并且如果分支指令是执行类型指令的目标则包含分支指令或执行类型指令的指令地址，以及，良好作为的字段，用于指示是否周期地预测了分支；以及，目标地址字段，其包含分支目标地址(也被称为“被调用位置”)。
[0155]返回记录和传送记录可以具有与调用记录相同的格式。在一个实施例中，返回记录具有记录类型字段“13”并且通过诸如当R2字段非零时的BRANCH ON CONDIT1N(BCR)的返回类型分支指令的执行而被建立。对于返回记录，如果分支是执行类型指令的目标，则指令地址字段包含分支指令或执行类型指令的地址，并且目标地址字段包含返回位置。
[0156]在实施例中，传送记录具有为“14”的记录类型字段且是通过诸如以下各者的返回类型分支指令的执行而创建:a.当R2字段为非零且掩码在1-14的范围中时，BRANCH ON CONDIT1N (BCR) ；b.当J位为零或掩码在1_14的范围中时，BRANCH ONCONDIT1N (BC) ；c.BRANCH ON ⑶UNT (BCT, BCTR, BCTG, BCTGR) ；d.BRANCH ON INDEXHIGH(BXH, BXHG) ；e.BRANCH ON INDEX LOW OR EQUAL(BXLE, BXLEG) ；f.BRANCH RELATIVEON CONDIT1N(BRC) ；g.BRANCH RELATIVE ON C0NDIT10NL0NG(BRCL) ；h.BRANCH RELATIVEON COUNT(BRCT, BRCTG) ；1.BRANCH RELATIVE ON COUNT HIGH(BRCTH) ；j.BRANCH RELATIVEON INDEX HIGH(BRXH, BRXHG) ；k.BRANCH RELATIVE ON INDEX LOW 0REQUAL(BRXLE, BRXLG)；1.COMPARE AND BRANCH(CRB, CGRB) ；m.COMPARE AND BRANCH RELATIVE(CRJ, CGRJ)；n.COMPARE IMMEDIATE AND BRANCH(CIB, CGIB) ；0.COMPARE IMMEDIATE ANDBRANCH RELATIVE(CIJ, CGIJ) ；p.COMPARE LOGICAL AND BRANCH(CLRB, CLGRB)；q.COMPARE LOGICAL AND BRANCH RELATIVE(CLRJ, CLGRJ) ；r.COMPARE LOGICALIMMEDIATE ANDBRANCH(CLIB, CLGIB)；及 s.COMPARE LOGICAL IMMEDIATE AND BRANCHRELATIVE(CLIJ, CLGIJ)。传送记录是在分支经采纳时创建。对于传送记录，指令地址字段含有分支指令或执行类型指令(如果分支为执行类型指令的目标)的地址，且目标地址字段含有返回位置。
[0157]当收集缓冲器508中的有效记录的数目不足以填满具有当前RGS的报告群组时，在报告群组的主体区段中使用填充记录。填充记录的实施例包括记录类型，其经设置为“00”以指示该记录为填充记录，且剩余字节是未定义的。
[0158]额外记录区段906 (在存在时)可含有依赖模型记录。在实施例中，除了记录类型经设置为“01”以指示该记录为额外记录且该额外记录的剩余字节含有依赖模型数据之外，额外记录的格式类似于填充记录。
[0159]页脚区段808可以包括包含关于样本指令的执行的信息的指令记录。当对于样本指令存储报告群组时，建立指令记录。指令记录的一个实施例包括:记录类型字段“04”、指令地址码字段，用于指示如何在指令记录中表示当前PSW的指令地址比特位置；指令地址字段，其根据编址模式(例如，64、31或24比特)来变化，并且如果样本指令是执行类型指令的目标则包含样本指令或执行类型指令的指令地址，以及，指令数据缓冲器(IDB)字段，其包含从IDB收集的任何模型相关数据。
[0160]图9描绘了可以实现通过地址的运行时间检测间接采样的处理流900。可以由处理器106执行处理流900。可以或者通过图1B的模拟处理器29来实现处理流900。为了容易说明，在此相对于处理器106描绘处理流900。
[0161]初始，可以初始化图5的运行时间检测模块506和寄存器510，以如上所述使用LRIC指令支持通过地址的间接采样，并且加载图6和图7的控制块600和700。RILSPA指令可以配置样本点地址阵列524的内容。处理器106提取RILSPA指令和样本点地址。在执行RILSPA指令时，处理器106在样本点地址阵列524中存储样本点地址，并且响应于该存储来更新在处理器106中的条件代码。条目代码可以在PSW中，并且提供反馈以指示状态，诸如在样本点地址阵列524中成功地加载的值的数量、样本点地址阵列524是否满了、在样本点地址阵列524中的下一个可用位置的索引值和/或在样本点地址阵列524中的条目的主动/休眠状态。根据由处理器106支持的地址和指令格式，在样本点地址阵列524中存储样本点地址之前，处理器106也可以基于与DAT312相关联的动态地址转换状态来对于样本点地址执行地址转换。
[0162]一旦安装和启用了间接采样，处理器106可以在处理指令流的同时从样本点地址阵列524读取样本点地址。当安装和启用运行时间检测控制时，可以在收集缓冲器508中收集诸如事件和数据的运行时间检测信息。或者如所引导那样周期地或通过地址间接地，达到触发报告群组向程序缓冲器522内的存储的样本指令，该程序缓冲器522也被称为运行时间检测程序缓冲器522。
[0163]在块902处，处理器106从样本点地址阵列524当前样本点地址。在块904处，处理器106将样本点地址与来自在处理器106上执行的指令流的指令相关联的地址作比较。指令流可以是来自运行时间存储器504的问题状态程序或管理状态程序。
[0164]在块906处，如果出现了地址匹配，则该处理继续到块908。否则，如果未识别到地址匹配，则该处理返回到块904。可以依序或同时比较在样本点地址阵列524中的样本点地址，以识别样本点。可以实现同时或并行地址比较，其中，样本点地址阵列524是内容可编址的存储器，其支持在样本点地址阵列524上的同时比较。如果已经比较了在样本点地址阵列524中的所有样本点地址，则可以分析与在指令流中的下一个指令相关联的地址。
[0165]在块908处，在执行与匹配样本点地址之一的地址相关联的指令时识别样本点。与指令相关联的地址可以基于地址类型或根据由处理器106支持的配置或方法和诸如SPAT752的配置设置或者是指令的地址(B卩，指令地址)或者是指令的操作数的地址。从样本点获得运行时间检测信息。
[0166]在块910处，处理器106将运行时间检测信息在运行时间检测程序缓冲器522中存储为报告群组。可以合并来自系统信息的记录的群组合和来自收集缓冲器508的运行时间检测信息以将诸如图8的报告群组800的报告群组存储到运行时间检测程序缓冲器522。
[0167]当例如在上下文切换处需要作出对于样本点地址阵列524的内容的改变时，可以发出RISSPA指令。处理器106提取RISSPA指令，该指令包括指向具有足够的容量来存储样本点地址阵列524的内容的位置的存储地址。处理器106执行RISSPA指令，从样本点地址阵列524读取样本点地址，并且将该样本点地址存储到由该存储地址标识的位置。该信息可以用于以后当检测的指令流的软件线程再一次变得活动时恢复上下文。
[0168]在上下文切换之前，可以发出RICSPA以清空样本点地址阵列524。处理器106提取RICSPA指令，并且执行其以清空样本点地址阵列524，并且更新在处理器106中的相关联的条件代码。清空样本点地址阵列524可以包含:积极地将样本点地址阵列524的值复位为O、空或否则使得它们休眠。可以然后使用RILSPA指令将样本点地址的先前存储的值恢复到样本点地址阵列524。
[0169]如上所述，实施例可以计算机实施程序及用于实践那些程序的装置的形式体现。实施例可包括在计算机可读/可用介质1002上的如图10中所描绘的计算机程序产品1000，该计算机可读/可用介质1002具有含有作为制品体现于有形介质中的指令的计算机程序代码逻辑1004。计算机可读/可用介质1002的示例性制品可包括软盘、⑶-ROM、硬驱动器、通用串行总线(USB)闪速驱动器或任何其他计算机可读存储介质，其中，当计算机程序代码逻辑1004被载入至计算机中且由计算机执行时，该计算机变为用于实践本发明的装置。实施例包括计算机程序代码逻辑1004，该计算机程序代码逻辑(例如)存储在存储介质中、经载入至计算机中和/或由计算机执行，或经由某一传输介质(诸如，经由电布线或缆线、经由光纤或经由电磁辐射)进行传输，其中，当计算机程序代码逻辑1004被载入至计算机中且由计算机执行时，该计算机变为用于实践本发明的装置。当实施于通用微处理器上时，计算机程序代码逻辑1004的多个段配置该微处理器以创建特定逻辑电路。
[0170]技术效果和益处包括使用运行时间检测来通过所捕获的事件的间接采样。在处理器中对于通过地址的间接采样的支持使得检测程序能够基于一个或多个特定样本点在来指定一个或多个样本点。这提供了在基于样本的循环计数和指令计数上的更精确的样本。通过指定一个或多个样本点地址，可以建立特定样本点，而不插入被引导到检测指令流内的引导的样本指令，诸如RINEXT。用于加载、存储和清除样本点地址阵列的架构的指令启用上下文切换，并且可以简化通过管理程序的管理。也可以在使用模拟例程的模拟或虚拟处理器中包括对于通过地址的间接采样的支持。
[0171]本文中所使用的术语仅用于描述特定实施例的目的且不欲限制本发明。如本文中所使用，除非上下文另有清晰指示，否则单数形式“一”及“该”意欲也包括复数形式。将进一步理解，术语“包含”在用于本说明书中时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
[0172]以下权利要求中的所有构件或步骤加功能元件的相应结构、材料、动作及等效物意欲包括用于连同如具体所主张的其他所主张元件一起执行功能的任何结构、材料或动作。已出于说明及描述目的呈现了本发明的描述，但该描述不欲为详尽的或限于呈所揭示的形式的本发明。在不脱离本发明的范畴及精神的情况下，许多修改及变化对于一般本领域普通技术人员将显而易见。选择并描述实施例以便最佳地解释本发明的原理及实际应用，且使其他一般本领域普通技术人员能够理解本发明的各种实施例，实施例具有适合于所设想的特定用途的各种修改。
[0173]如本领域普通技术人员将了解，本发明的方面可体现为系统、方法或计算机程序产品。相应地，本发明的方面可采用完全硬件实施例、完全软件实施例(包括固件、常驻软件、微代码等)或组合软件方面与硬件方面的实施例的形式，实施例在本文中都可通称为“电路”、“模块”或“系统”。此外，本发明的方面可采用体现于一个或多个计算机可读介质中的计算机程序产品的形式，该一个或多个计算机可读介质具有体现于其上的计算机可读程序代码。
[0174]可利用一个或多个计算机可读介质的任何组合。计算机可读介质可为计算机可读信号介质或计算机可读存储介质。计算机可读存储介质可为(例如，但不限于)电子、磁性、光学、电磁、红外线或半导体系统、装置或器件，或前述各者的任何合适组合。计算机可读存储介质的更特定示例(非详尽清单)将包括以下各者:具有一或多条导线的电连接件、携带型计算机磁片、硬碟、随机存取存储器(RAM)、唯读存储器(ROM)、可抹除可程序化唯读存储器(EPR0M或闪速存储器)、光纤、携带型致密盘唯读存储器(CD-ROM)、光学存储器件、磁性存储器件或前述各者的任何合适组合。在本文件的上下文中，计算机可读存储介质可为可含有或存储供指令执行系统、装置或器件使用或结合指令执行系统、装置或器件使用的程序的任何有形介质。
[0175]计算机可读信号介质可包括传播的数据信号，该传播的数据信号具有体现于其中(例如，在基频中或作为载波的部分)的计算机可读程序代码。此传播信号可采用多种形式中的任一个，包括(但不限于)电磁、光学或其任何合适组合。计算机可读信号介质可为并非计算机可读存储介质且可传达、传播或输送供指令执行系统、装置或器件使用或结合指令执行系统、装置或器件使用的程序的任何计算机可读介质。
[0176]可使用任何适当介质来传输体现于计算机可读介质上的程序代码，适当介质包括(但不限于)无线、有线、光纤缆线、RF等或前述各者的任何合适组合。
[0177]可以一或多种程序设计语言的任何组合来撰写用于执行本发明的方面的操作的计算机程序代码，该一或多种程序设计语言包括物件导向式程序设计语言(诸如，Java、SmalltalKC++或其类似者)及习知程序性程序设计语言(诸如，“C”程序设计语言或类似程序设计语言)。程序代码可完全在用户的计算机上执行，部分地在用户的计算机上执行，作为独立套装软件而执行，部分地在用户的计算机上执行且部分地在远程计算机上执行，或完全在远程计算机或服务器上执行。在完全在远程计算机或服务器上执行的情形中，远程计算机可经由任何类型的网络(包括局域网(LAN)或广域网络(WAN))连接至用户的计算机，或可连接至外部计算机(例如，使用因特网服务提供者，经由因特网)。
[0178]上文中参考根据本发明的实施例的方法、装置(系统)及计算机程序产品的流程图说明和/或示意图来描述本发明的方面。将理解，可通过计算机程序指令来实施流程图说明和/或方块图中的每一块及流程图说明和/或方块图中的块的组合。可将这些计算机程序指令提供至通用计算机、专用计算机或其他可程序化数据处理装置的处理器以产生一机器，以使得经由该计算机或其他可程序化数据处理装置的处理器执行的指令产生用于实施该或流程图和/或方块图块中所指定的功能/动作的构件。
[0179]也可将这些计算机程序指令存储在计算机可读介质中，其可指导计算机、其他可程序化数据处理装置或其他器件以特定方式发挥作用，使得存储在该计算机可读介质中的指令产生一制品，该制品包括实施该或流程图和/或方块图块中所指定的功能/动作的指令。
[0180]也可将计算机程序指令载入至计算机、其他可程序化数据处理装置或其他器件上，以使一系列操作步骤在该计算机、其他可程序化装置或其他器件上执行以产生计算机实施的程序，使得在该计算机或其他可程序化装置上执行的指令提供用于实施该或流程图和/或方块图块中所指定的功能/动作的程序。
[0181]如上所述，实施例可以计算机实施的程序及用于实践那些程序的装置的形式体现。在多个实施例中，本发明系体现于由一个或多个网络元件执行的计算机程序代码中。实施例包括在计算机可用介质上的计算机程序产品，该计算机可用介质具有含有体现于作为制品的有形介质中的指令的计算机程序代码逻辑。计算机可用介质的示例性制品可包括软碟、CD-ROM、硬驱动器、通用流总线(USB)随身碟或任何其他计算机可读存储介质，其中，当计算机程序代码逻辑被载入至计算机中且由计算机执行时，该计算机变为用于实践本发明的装置。实施例包括计算机程序代码逻辑，该计算机程序代码逻辑(例如)存储在存储介质中、载入至计算机中和/或由计算机执行，或经由某一传输介质(诸如，经由电布线或缆线、经由光纤或经由电磁辐射)进行传输，其中，当计算机程序代码逻辑被载入至计算机中且由计算机执行时，该计算机变为用于实践本发明的装置。当实施于一通用微处理器上时，计算机程序代码逻辑的多个段配置该微处理器以创建特定逻辑电路。
[0182]图中的流程图及方块图说明根据本发明的各种实施例的系统、方法及计算机程序产品的可能实施的架构、功能性及操作。就此而言，流程图或方块图中的每一块可表示程序代码的模块、段或部分，其包含用于实施指定逻辑功能的一个或多个可执行指令。也应注意，在一些替代实施中，块中所提到的功能可不以诸图中所提到的次序发生。举例而言，视所涉及的功能性而定，连续展示的两个块实际上可实质上同时执行，或块有时可以相反次序执行。也应注意，可通过执行指定功能或动作的基于专用硬件的系统或专用硬件与计算机指令的组合来实施方块图和/或流程图说明的每一块及方块图和/或流程图说明中的块的组合。
【权利要求】
1.一种计算机程序产品，用于实现通过地址的运行时间检测间接采样，所述计算机程序广品包括: 有形存储介质，其可由处理电路读取，并且存储供该处理电路执行以用于执行包含以下操作的方法的指令: 从样本点地址阵列读取样本点地址； 通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令相关联的地址作比较； 在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点，其中，从所述样本点获得运行时间检测信息；并且 在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
2.根据权利要求1所述的计算机程序产品，其中，基于地址类型与所述指令相关联的所述地址是下述部分之一:所述指令的地址和所述指令的操作数的地址。
3.根据权利要求1所述的计算机程序产品，进一步包括: 基于执行加载运行时间检测控制(LRIC)指令来初始化运行时间检测控制，所述LRIC指令建立样本模式和样本点地址(SPA)控制。
4.根据权利要求3所述的计算机程序产品，其中，基于执行所述LRIC指令来初始化所述运行时间检测控制进一步包括将样本点地址类型建立为下述部分之一:指令地址和指令的操作数的地址。
5.根据权利要求1所述的计算机程序产品，进一步包括: 提取包括所述样本点地址的运行时间检测加载样本点地址(RILSPA)指令；并且 通过所述处理器来执行所述RILSPA指令，所述执行包括: 在所述样本点地址阵列中存储所述样本点地址；并且 基于所述存储来在所述处理器中更新条件码。
6.根据权利要求5所述的计算机程序产品，进一步包括: 在所述样本点地址阵列中存储所述样本点地址之前，基于动态地址转换状态来对于所述样本点地址执行地址转换。
7.根据权利要求1所述的计算机程序产品，进一步包括: 提取包括存储地址的运行时间检测存储样本点地址(RISSPA)指令；并且 通过所述处理器来执行所述RISSPA指令，所述执行包括: 从所述样本点地址阵列读取所述样本点地址；并且 将所述样本点地址存储到由所述存储地址标识的位置。
8.根据权利要求1所述的计算机程序产品，进一步包括: 提取运行时间检测清除样本点地址(RICSPA)指令，并且 通过所述处理器执行所述RICSPA指令，所述执行包括: 清除在所述样本点地址阵列中的所述样本点地址；并且 基于所述清除来更新在所述处理器中的条件代码。
9.一种用于实现通过地址的运行时间检测间接采样的计算机实现的方法，所述方法包括: 从样本点地址阵列读取样本点地址； 通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令的地址作比较； 在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点， 在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点，其中，从所述样本点获得运行时间检测信息；并且 在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
10.根据权利要求9所述的方法，其中，基于地址类型与所述指令相关联的所述地址是下述部分之一:所述指令的地址和所述指令的操作数的地址。
11.根据权利要求9所述的方法，进一步包括: 基于执行加载运行时间检测控制(LRIC)指令来初始化运行时间检测控制，所述LRIC指令建立样本模式和样本点地址(SPA)控制。
12.根据权利要求11所述的方法，其中，基于执行所述LRIC指令来初始化所述运行时间检测控制进一步包括将样本点地址类型建立为下述部分之一:指令地址和指令的操作数的地址。
13.根据权利要求9所述的方法，进一步包括: 提取包括所述样本点地址的运行时间检测加载样本点地址(RILSPA)指令；并且 通过所述处理器来执行所述RILSPA指令，所述执行包括: 在所述样本点地址阵列中存储所述样本点地址；并且 基于所述存储来在所述处理器中更新条件码。
14.根据权利要求13所述的方法，进一步包括: 在所述样本点地址阵列中存储所述样本点地址之前，基于动态地址转换状态来对于所述样本点地址执行地址转换。
15.根据权利要求9所述的方法，进一步包括: 提取包括存储地址的运行时间检测存储样本点地址(RISSPA)指令；并且 通过所述处理器来执行所述RISSPA指令，所述执行包括: 从所述样本点地址阵列读取所述样本点地址；并且 将所述样本点地址存储到由所述存储地址标识的位置。
16.根据权利要求9所述的方法，进一步包括: 提取运行时间检测清除样本点地址(RICSPA)指令，并且 通过所述处理器执行所述RICSPA指令，所述执行包括: 清除在所述样本点地址阵列中的所述样本点地址；并且 基于所述清除来更新在所述处理器中的条件代码。
17.一种用于实现通过地址的运行时间检测间接采样的系统，所述系统包括: 存储器；以及 包括运行时间检测模块的处理器。所述运行时间检测模块被配置为执行一种方法，所述方法包括: 从样本点地址阵列读取样本点地址； 通过处理器将所述样本点地址与关联于来自在所述处理器上执行的指令流的指令的地址作比较； 在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点， 在执行与匹配样本点地址之一的地址相关联的指令时识别所述样本点，其中，从所述样本点获得运行时间检测信息；并且 在运行时间检测程序缓冲器中将所述运行时间检测信息存储为报告群组。
18.根据权利要求17所述的系统，进一步包括: 提取包括所述样本点地址的运行时间检测加载样本点地址(RILSPA)指令；并且 通过所述处理器来执行所述RILSPA指令，所述执行包括: 在所述样本点地址阵列中存储所述样本点地址；并且 基于所述存储来在所述处理器中更新条件码。
19.根据权利要求17所述的系统，进一步包括: 提取包括存储地址的运行时间检测存储样本点地址(RISSPA)指令；并且 通过所述处理器来执行所述RISSPA指令，所述执行包括: 从所述样本点地址阵列读取所述样本点地址；并且 将所述样本点地址存储到由所述存储地址标识的位置。
20.根据权利要求17所述的系统，进一步包括: 提取运行时间检测清除样本点地址(RICSPA)指令，并且 通过所述处理器执行所述RICSPA指令，所述执行包括: 清除在所述样本点地址阵列中的所述样本点地址；并且 基于所述清除来更新在所述处理器中的条件代码。
【文档编号】G06F11/34GK104169886SQ201380014600
【公开日】2014年11月26日 申请日期:2013年2月22日 优先权日:2012年3月16日
【发明者】C.W.盖尼, M.格施温德, J.D.布拉德伯里 申请人:国际商业机器公司