存储装置及包括存储装置的计算机系统的制作方法
【专利摘要】一种半导体装置包括存储体、数据线和数据线控制单元。存储体储存数据。数据线传送要储存在存储体中或从存储体输出的数据。数据线控制单元响应于加电信号和写入命令而将数据线初始化。
【专利说明】存储装置及包括存储装置的计算机系统
[0001]相关申请的交叉引用
[0002]本申请要求2013年8月30日向韩国知识产权局提交的申请号为10-2013-0103806的韩国专利申请的优先权，其全部内容通过弓I用合并于此。
【技术领域】
[0003]各个实施例涉及半导体装置，且更具体而言涉及半导体装置和包括半导体装置的计算机系统。
【背景技术】
[0004]计算机系统执行启动操作以便在供应有电能时初始化。根据对计算机系统的供电是否在之前被切断，启动操作可以划分为冷启动操作和热启动操作。冷启动操作可以是指对计算机系统的供电被完全切断之后计算机系统加电且重新启动自身的启动操作。热启动可以是指当对计算机系统的供电在之前未被切断时计算机系统重新启动自身的启动操作。
[0005]冷启动操作与热启动操作具有不同的启动次序。在冷启动操作期间，处理器访问只读存储器(ROM)、将基本输入/输出系统(B1S)信息从ROM转移到非ROM存储器、以及读取储存在非ROM存储器中的B1S信息以用于重新启动计算机系统。在热启动操作期间，处理器在不访问ROM的情况下读取储存在非ROM存储器中的B1S信息以用于重新启动计算机系统。由于在热启动操作中计算机系统在未丧失电能时重新启动，因此B1S信息保留在非ROM存储器中。非ROM存储器具有比ROM更快的访问速度，因而使得启动操作更快。
[0006]另外，在热启动操作期间，处理器读取和比较储存在非ROM存储器与ROM中的ID值。ID值可以是B1S信息的用于执行启动操作的部分。当储存在非ROM存储器和ROM中的ID值相等时，处理器读取储存在非ROM存储器中的数据以用于执行启动操作。当储存在非ROM存储器和ROM中的ID值不相等时，处理器读取储存在ROM中的B1S信息以用于执行启动操作。
[0007]随着计算机系统发展且B1S信息的版本持续改变，在启动操作期间可能存在不希望的错误。例如，处理器在计算机系统应当从ROM读取B1S作为冷启动操作的一部分时而利用储存在非ROM存储器中的B1S来执行热启动操作可能是错误的。
【发明内容】
[0008]本文描述一种能够在启动操作期间防止不必要的数据输出的半导体装置和包括所述半导体装置的计算机系统。
[0009]根据本发明的一个实施例的半导体装置可以包括:存储体，所述存储体配置成储存数据；数据线，所述数据线配置成传送要储存在存储体中或从存储体输出的数据；以及数据线控制单元，所述数据线控制单元配置成响应于加电信号和写入命令而将数据线初始化。
[0010]根据本发明的一个实施例的存储装置可以包括:存储体，所述存储体配置成储存数据；数据线，所述数据线配置成传送要储存在存储体中或从存储体输出的数据；复位信号发生器，所述复位信号发生器配置成响应于加电信号和写入命令而产生复位信号；以及数据线驱动单元，所述数据线驱动单元配置成响应于数据和复位信号而驱动数据线。
[0011]根据本发明的一个实施例的计算机系统可以包括:处理器；只读存储器(R0M)，所述ROM配置成提供基本输入/输出系统(B1S)信息至处理器；存储装置，所述存储装置配置成与处理器通信且储存B1S信息；以及电源单元，所述电源单元配置成提供电能至处理器、ROM和存储装置，其中，当电能切断之后从电源单元提供电能时，存储装置防止B1S信息输出。
【专利附图】
【附图说明】
[0012]下文将结合附图描述本发明的特征、方面和实施例，其中:
[0013]图1是说明根据本发明的一个实施例的计算机系统的框图；
[0014]图2是说明根据本发明的一个实施例的存储装置的框图；
[0015]图3是说明图2所示的数据线控制单元的电路图；
[0016]图4是说明图2所示的数据线驱动单元的电路图；以及
[0017]图5是说明根据本发明的一个实施例的存储装置和计算机系统的操作的时序图。
【具体实施方式】
[0018]下文将参照附图通过各个实施例来描述根据本发明的半导体装置和包括所述半导体装置的系统。
[0019]出于清楚描述的目的，简化了图1所示的计算机系统I。计算机系统I可以是电子设备，诸如台式计算机、笔记本型计算机、移动电话、电子笔记本、便携式音频播放器、相机。计算机系统I可以包括处理器100、R0M200、存储装置300、储存设备400、电源单元500、以及输入/输出设备600。
[0020]处理器100可以执行各种操作，诸如执行软件编程。处理器100可以包括命令总线、地址总线和数据总线。处理器100可以经由总线向存储装置300提供命令、地址信号和数据。此外，处理器100可以与R0M200和存储装置300通信而执行用于计算机系统I的启动操作。R0M200可以在启动操作期间储存B1S信息210并且向处理器100提供B1S信息210。
[0021]存储装置300可以与处理器100通信数据以支持输入和输出操作。存储装置300可以将从处理器100接收的数据提供给储存设备400以便储存在储存设备400中。存储装置300可以输出储存在储存设备400中的数据给处理器100。存储装置300可以用作在处理器100与储存设备400之间传送数据的缓冲器。存储装置300可以包括易失性存储装置，诸如动态随机存取存储器(DRAM)，或者存储装置300可以包括非易失性存储装置，诸如快闪存储器、相变随机存取存储器(PCRAM)、阻变随机存取存储器(ReRAM)、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、自旋转移力矩随机存取存储器(STTRAM)。在一些实例中，存储装置300可以包括易失性存储装置和非易失性存储装置的组合。
[0022]储存设备400可以包括非易失性存储装置，诸如快闪存储器、PCRAM、ReRAM、FeRAM.MRAM以及STTRAM ;储存设备400可以是盘形式，诸如硬盘驱动器(HDD)、紧凑盘只读存储器(⑶ROM)、数字多功能盘(DVD )或者固态盘(SSD )。在其它实例中，储存设备400可以是卡形式，诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(MSD)卡、微型SD卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)或者紧凑式闪存(CF)卡。
[0023]电源单元500可以针对计算机系统I中的每个元件的操作而向计算机系统I提供电能。电源单元500可以包括用于有效管理计算机系统I的功耗的电源管理电路。输入/输出设备600可以与处理器100连接且与处理器100交互。输入/输出设备600可以包括:输入设备，诸如键盘、小型键盘(keypad)、鼠标、触摸板、触摸屏、手写笔、麦克风等；以及输出设备，诸如显示器、屏幕、扬声器、耳机、打印机、视频终端等。
[0024]根据来自电源单元500的电能是否被切断，处理器100可以执行多种启动操作。根据自前一启动操作起从电源单元500提供给计算机系统I的电能是否被切断，处理器100可以在第一启动操作模式和第二启动操作模式中的一种操作模式下执行启动操作。在第一启动操作模式下，在对计算机系统I的供电不被切断的情况下计算机系统I重新启动自身。在第二启动操作模式下，在对计算机系统I的供电已被完全切断之后计算机系统I加电并重新启动自身。第一启动操作模式可以是用于热启动操作的模式，而第二启动操作模式可以是用于冷启动操作的模式。
[0025]处理器100在第二启动操作模式下可以将B1S信息210从R0M200转移到存储装置300并且从存储装置300读取B1S信息。存储装置300可以将B1S信息210储存在存储体的预先设定的存储器单元中，并且处理器100可以向存储装置300提供用于读取储存在存储装置300中的B1S信息210的读取命令和地址信号，这将稍后描述。
[0026]处理器100在第一启动操作模式下可以读取储存在存储装置300中的B1S信息的一部分和储存在R0M200中的B1S信息210的一部分。这部分的B1S信息可以包括ID值。处理器100可以比较从存储装置300读取的ID值与从R0M200读取的ID值。当从存储装置300和从R0M200读取的ID值相等时，处理器100读取储存在存储装置300中的B1S信息以执行启动操作。当从存储装置300和从R0M200读取的ID值不相等时，处理器100读取储存在R0M200中的B1S信息210以执行启动操作。
[0027]存储装置300可以基于对计算机系统I的供电是否被切断来输出储存在存储装置300中的B1S信息至处理器100。存储装置300在第一启动操作模式下可以输出储存在存储装置300中的B1S信息的一部分或全部至处理器100。存储装置300在第二启动操作模式下不输出储存在存储装置300中的B1S信息至处理器100。
[0028]在一个实施例中，当处理器100在计算机系统I应当执行第二启动操作模式时执行了第一启动操作模式而发生错误时，存储装置300不输出储存在存储装置300中的B1S信息至处理器100，由此防止启动次序的错误。
[0029]图2是说明根据本发明的一个实施例的存储装置300的框图。
[0030]参见图2，存储装置300可以包括存储体310、数据线G1和数据线控制单元320。存储体310可以包括多个存储器单元并且储存从外部设备接收的数据。存储体310的所述多个存储器单元中的一部分可以配置成储存B1S信息311中的一部分或全部。
[0031]要储存在存储体310中的数据或要从存储体310输出的数据可以经由数据线G1来传送。
[0032]数据线控制单元320可以响应于加电信号PWRUP和写入命令WT而初始化数据线G10加电信号PWRUP可以在存储装置300中产生或由处理器100提供。加电信号PWRUP可以是基于对计算机系统的供电是否被切断来产生或提供的。例如，在对计算机系统I的供电已切断之后，可以在计算机系统I加电时产生或提供加电信号PWRUP。加电信号PWRUP可以在供电达到预先设定的电平时进行脉冲且被使能，并且加电信号PWRUP可以在加电信号PWRUP的使能之后被禁止。因而，在电能不被切断的情况下将不会再次产生或提供加电信号PWRUP，这使得加电信号PWRUP成为应该执行第一启动操作还是第二启动操作的指示符。
[0033]写入命令WT可以由处理器100来提供以用于将从外部设备接收的数据储存在存储装置300中的。
[0034]数据线控制单元320可以响应于加电信号PWRUP的使能而初始化数据线G10，并且保持数据线G1初始化直至写入命令WT的输入。
[0035]存储装置300可以响应于加电信号PWRUP的使能而通过经由数据线控制单元320将数据线G1初始化来防止数据输出。存储装置300在第二启动操作模式下可以防止储存在存储体310中的数据输出至处理器100。
[0036]数据线控制单元320可以响应于加电信号PWRUP和写入命令WT来产生复位信号RSTG10数据线控制单元320还可以响应于复位信号RSTG1而将数据线G1的电压电平设定到预先设定的电平。
[0037]存储装置300还可以包括数据线驱动单元330。
[0038]数据线驱动单元330可以根据储存在存储体310中的数据而驱动数据线G10。数据线驱动单元330可以接收从存储体310输出的数据，并且输出放大的数据至数据线G10。数据线驱动单元330可以响应于复位信号RSTG1而被禁止。响应于复位信号RSTG1的使能，即使数据线驱动单元330可接收从存储体310输出的数据，数据线驱动单元330也不驱动数据线G10。
[0039]存储装置300还可以包括数据输出单元340和数据输入单元350。
[0040]数据输出单元340可以放大经由数据线G1传送的数据，并且经由数据焊盘DQ输出放大的数据至外部设备。数据输入单元350可以放大经由数据焊盘DQ输入的数据并且经由数据线G1输出放大的数据。
[0041]图3是说明图2所示的数据线控制单元320的电路图。
[0042]参见图3，数据线控制单元320可以包括复位信号发生器321和复位驱动器332。
[0043]复位信号发生器321可以包括SR锁存器。SR锁存器可以基于加电信号PWRUP和写入命令WT来产生复位信号RSTG10。复位信号发生器321可以响应于加电信号PWRUP的使能来将复位信号RSTG1使能，以及响应于写入命令WT的使能而将复位信号RSTG1禁止。
[0044]复位驱动器322可以包括与数据线G1连接的第一晶体管Tl。可以存在一个以上的数据线G10，且复位驱动器322可以包括多个晶体管。复位驱动器322中包括的晶体管的数目可以对应于数据线G1的数目。
[0045]第一晶体管Tl可以是NMOS晶体管，且可以具有接收复位信号RSTG1的栅极、与数据线G1连接的漏极、以及与接地电压VSS连接的源极。第一晶体管Tl可以在复位信号RSTG1被使能时导通并且利用接地电压VSS来驱动数据线G10。复位驱动器322可以响应于复位信号RSTG1的使能来将数据线G1的电压电平设定到预先设定的电平。
[0046]图4是说明图2所示的数据线驱动单元330的电路图。
[0047]参见图4，数据线驱动单元330可以包括反相器IV、与非门ND、或非门N0R、第二晶体管T2和第三晶体管T3。
[0048]反相器IV可以将复位信号RSTG1反相。与非门ND可以接收可从存储体310输出的数据DATA以及反相器IV的输出。与非门ND可以响应于具有高电平的复位信号RSTG1的使能而输出具有高电平的信号。与非门ND可以在复位信号RSTG1被禁止为具有低电平时基于数据DATA的逻辑电平而输出具有高电平或低电平的信号。
[0049]或非门NOR可以接收数据DATA和复位信号RSTG10。或非门NOR可以响应于具有高电平的复位信号RSTG1的使能而输出具有低电平的信号。或非门NOR可以在复位信号RSTG1被禁止为具有低电平时基于数据DATA的信号电平而输出具有高电平或低电平的信号。
[0050]第二晶体管T2可以是PMOS晶体管，且PMOS晶体管的栅极可以接收与非门ND的输出。第二晶体管T2的漏极可以与数据线G1连接，且第二晶体管T2的源极可以与电源电压VDD连接。当与非门ND的输出具有低电平时、或者当复位信号RSTG1被禁止为具有低电平且数据DATA具有高电平时，第二晶体管T2可以利用电源电压VDD来驱动数据线G10。
[0051]第三晶体管T3可以是NMOS晶体管。第三晶体管T3的栅极可以接收或非门NOR的输出。第三晶体管T3的漏极可以与数据线G1连接，且第三晶体管T3的源极可以与接地电压VSS连接。当或非门NOR的输出具有高电平时、或者当复位信号RSTG1被禁止为具有低电平且数据DATA具有低电平时，第三晶体管T3利用接地电压VSS来驱动数据线G10。
[0052]第二晶体管T2和第三晶体管T3在复位信号RSTG1被使能为具有高电平时关断。数据线驱动单元330可以响应于复位信号RSTG1的使能而被禁止。数据线驱动单元330可以响应于复位信号RSTG1的使能而不驱动数据线G10。
[0053]图5是说明根据本发明的一个实施例的存储装置300和计算机系统I的操作的时序图。
[0054]将参照图1至图5描述根据本发明的一个实施例的存储装置300和计算机系统I的操作。
[0055]在从电源单元500到计算机系统I的供电被切断之后，加电信号PWRUP可以在计算机系统I加电时脉冲一次。当加电信号PWRUP脉冲时，数据线控制单元320可以将复位信号RSTG1使能且将数据线G1的电压电平设定到预先设定的电平。数据线驱动单元330可以响应于复位信号RSTG1而被禁止。
[0056]假设从电源单元500到计算机系统I的供电切断的情景。如果处理器100在计算机系统I应当执行第二启动操作模式时试图在第一启动操作模式下执行启动操作而发生错误，处理器100可以向存储装置300提供读取命令RD和地址信号(未示出)以读取储存在存储装置300中的B1S信息311。处理器100可以首先提供激活命令ACT以访问存储装置300和提供预充电命令PCG以退出访问。
[0057]存储装置300可以基于从处理器100接收的读取命令RD和地址信号来输出B1S信息311。然而，存储装置300不驱动数据线G10，因为数据线驱动单元330响应于复位信号RSTG1而被禁止。此外，复位驱动器322可以响应于复位信号RSTG1而将数据线G1的电压电平设定到预先设定的电平。
[0058]在提供读取命令RD之后处理器100将接收从存储装置300输出的数据。然而，从存储装置300输出的数据被设定到预先设定的电平，因而从存储装置300和R0M200读取的ID不相等。因为从存储装置300和R0M200读取的ID不相等，因此处理器100通过读取储存在R0M200中的B1S信息210来执行启动操作。
[0059]尽管上面已经描述了某些实施例，但是本领域技术人员将会理解，这些实施例是出于说明的目的而描述的。因此，本文描述的半导体装置和包括所述半导体装置的计算机系统不应限于描述的实施例。确切地说，本文描述的半导体装置和包括所述半导体装置的计算机系统应当结合上述描述和附图根据所附权利要求来理解。
[0060]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0061]1.一种半导体装置，包括:
[0062]存储体，所述存储体配置成储存数据；
[0063]数据线，所述数据线配置成传送要储存在所述存储体中或从所述存储体输出的数据；以及
[0064]数据线控制单元，所述数据线控制单元配置成响应于加电信号和写入命令而将所述数据线初始化。
[0065]2.如技术方案I所述的半导体装置，其中，所述存储体储存用于系统启动的信息中的一部分或全部。
[0066]3.如技术方案I所述的半导体装置，其中，所述数据线控制单元响应于所述加电信号的使能而将所述数据线初始化，并且保持所述数据线初始化直到所述写入命令输入。
[0067]4.如技术方案I所述的半导体装置，其中，所述数据线控制单元包括:
[0068]复位信号发生器，所述复位信号发生器配置成响应于所述加电信号和所述写入命令而产生复位信号；以及
[0069]复位驱动器，所述复位驱动器配置成响应于所述复位信号而将所述数据线设定到预先设定的电压电平。
[0070]5.如技术方案4所述的半导体装置，还包括数据线驱动单元，所述数据线驱动单元配置成根据从所述存储体输出的数据而驱动所述数据线，
[0071]其中，所述数据线驱动单元响应于所述复位信号而被禁止。
[0072]6.如技术方案I所述的半导体装置，其中，根据向所述半导体装置的供电是否被切断来产生所述加电信号。
[0073]7.如技术方案I所述的半导体装置，还包括存储装置，所述存储装置配置成基于向计算机系统的供电是否被切断而输出基本输入/输出系统信息。
[0074]8.—种存储装置，包括:
[0075]存储体，所述存储体配置成储存数据；
[0076]数据线，所述数据线配置成传送要储存在所述存储体中或从所述存储体输出的数据；
[0077]复位信号发生器，所述复位信号发生器配置成响应于加电信号和写入命令而产生复位信号；以及
[0078]数据线驱动单元，所述数据线驱动单元配置成响应于所述数据和所述复位信号而驱动所述数据线。
[0079]9.如技术方案8所述的存储装置，其中，所述复位信号发生器响应于所述加电信号的使能而将所述复位信号使能，以及响应于所述写入命令的使能而将所述复位信号禁止。
[0080]10.如技术方案8所述的存储装置，其中，所述数据线驱动单元根据所述数据来驱动所述数据线，以及响应于所述复位信号的使能而被禁止。
[0081]11.如技术方案8所述的存储装置，还包括复位驱动器，所述复位驱动器配置成响应于所述复位信号而将所述数据线设定到预先设定的电压电平。
[0082]12.如技术方案8所述的存储装置，其中，所述存储装置配置成基于向计算机系统的供电是否被切断而输出基本输入/输出系统信息。
[0083]13.—种计算机系统，包括:
[0084]处理器；
[0085]只读存储器，所述只读存储器配置成提供基本输入/输出系统信息至所述处理器；
[0086]存储装置，所述存储装置配置成与所述处理器通信且储存所述基本输入/输出系统信息；以及
[0087]电源单元，所述电源单元配置成提供电能给所述处理器、所述只读存储器和所述存储装置，
[0088]其中，当电能切断之后从所述电源单元提供电能时，所述存储装置防止所述基本输入/输出系统信息输出。
[0089]14.如技术方案13所述的计算机系统，其中，在来自所述电源单元的电能未被切断时的启动操作期间，所述存储装置向所述处理器提供所述基本输入/输出系统信息。
[0090]15.如技术方案13所述的计算机系统，其中，所述存储装置包括:
[0091]存储体，所述存储体配置成储存所述基本输入/输出系统信息；
[0092]数据线，所述数据线配置成传送要储存在所述存储体中或从所述存储体输出的数据；以及
[0093]数据线控制单元，所述数据线控制单元配置成响应于加电信号和写入命令而防止储存在所述存储体中的所述基本输入/输出系统信息输出至所述处理器。
[0094]16.如技术方案15所述的计算机系统，其中，根据来自所述电源单元的电能是否被切断来产生所述加电信号。
[0095]17.如技术方案15所述的计算机系统，其中，所述数据线控制单元配置成响应于所述加电信号的使能而将所述数据线初始化，并且保持所述数据线初始化直到所述写入命令输入。
[0096]18.如技术方案15所述的计算机系统，其中，所述数据线控制单元包括:
[0097]复位信号发生器，所述复位信号发生器配置成响应于所述加电信号和所述写入命令而产生复位信号；以及
[0098]复位驱动器，所述复位驱动器用于响应于所述复位信号而将所述数据线设定到预先设定的电平。
[0099]19.如技术方案15所述的计算机系统，其中，所述存储装置还包括数据线驱动单元，所述数据线驱动单元配置成根据储存在所述存储体中的数据而驱动所述数据线，
[0100]其中，所述数据线驱动单元响应于复位信号而被禁止。
【权利要求】
1.一种半导体装置，包括: 存储体，所述存储体配置成储存数据； 数据线，所述数据线配置成传送要储存在所述存储体中或从所述存储体输出的数据；以及 数据线控制单元，所述数据线控制单元配置成响应于加电信号和写入命令而将所述数据线初始化。
2.如权利要求1所述的半导体装置，其中，所述存储体储存用于系统启动的信息中的一部分或全部。
3.如权利要求1所述的半导体装置，其中，所述数据线控制单元响应于所述加电信号的使能而将所述数据线初始化，并且保持所述数据线初始化直到所述写入命令输入。
4.如权利要求1所述的半导体装置，其中，所述数据线控制单元包括: 复位信号发生器，所述复位信号发生器配置成响应于所述加电信号和所述写入命令而产生复位信号；以及 复位驱动器，所述复位驱动器配置成响应于所述复位信号而将所述数据线设定到预先设定的电压电平。
5.如权利要求4所述的半导体装置，还包括数据线驱动单元，所述数据线驱动单元配置成根据从所述存储体输出的数据而驱动所述数据线， 其中，所述数据线驱动单元响应于所述复位信号而被禁止。
6.如权利要求1所述的半导体装置，其中，根据向所述半导体装置的供电是否被切断来产生所述加电信号。
7.如权利要求1所述的半导体装置，还包括存储装置，所述存储装置配置成基于向计算机系统的供电是否被切断而输出基本输入/输出系统信息。
8.一种存储装置，包括: 存储体，所述存储体配置成储存数据； 数据线，所述数据线配置成传送要储存在所述存储体中或从所述存储体输出的数据； 复位信号发生器，所述复位信号发生器配置成响应于加电信号和写入命令而产生复位信号；以及 数据线驱动单元，所述数据线驱动单元配置成响应于所述数据和所述复位信号而驱动所述数据线。
9.如权利要求8所述的存储装置，其中，所述复位信号发生器响应于所述加电信号的使能而将所述复位信号使能，以及响应于所述写入命令的使能而将所述复位信号禁止。
10.如权利要求8所述的存储装置，其中，所述数据线驱动单元根据所述数据来驱动所述数据线，以及响应于所述复位信号的使能而被禁止。
【文档编号】G06F13/16GK104424138SQ201410008781
【公开日】2015年3月18日 申请日期:2014年1月8日 优先权日:2013年8月30日
【发明者】金光现 申请人:爱思开海力士有限公司