时间延迟参数可调转接卡的制作方法
【专利摘要】本发明提供一种时间延迟参数可调转接卡，包括转接卡，转接卡上设有第一触点、第二触点、第三触点、第四触点、第五触点、第六触点、控制单元、数据信号延迟单元和数据对齐信号延迟单元；第一触点和第二触点相互连接，第二触点连接控制单元，控制单元连接数据信号延迟单元和数据对齐信号延迟单元；数据信号延迟单元连接第三触点和第四触点；数据对齐信号延迟单元连接第五触点和第六触点；第一触点、第三触点和第五触点对应连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；第二触点、第四触点和第六触点对应连接主板的地址命令管脚、数据管脚和数据对齐管脚。本发明在缺少改变主板配置的手段时，可以通过调节延迟时间来定位问题。
【专利说明】时间延迟参数可调转接卡
【【技术领域】】
[0001]本发明涉及一种转接卡，尤其涉及一种应用于计算机主板上测试内存模组的时间延迟参数可调转接卡。
【【背景技术】】
[0002]请参阅图1和图2所示，内存模组的应用测试一般都在计算机主板上进行，如果在应用某种内存模组时，出现计算机主板不能启动的情况，则被定性为内存模组或主板的“兼容性问题”。“兼容性问题”一般是由于计算机主板在对内存模组进行操作的过程中，时间参数不匹配而导致的。因计算机主板不能启动，所以不能通过测量信号的方法来找出问题的原因。现有做法是将在一块计算机主板上有问题的内存模组应用到其他不同型号、不同厂商的计算机主板上。如果在某些计算机主板上可以启动，则认为内存模组在不能启动的计算机主板上有兼容性问题；如果在所有计算机主板上都不能启动，则认为内存模组自身有问题。因为缺少可以改变计算机主板上内存控制器的时间参数的方法，所以不能通过调整内存控制器的时间参数的方法来确定系统不能启动的原因。
【
【发明内容】
】
[0003]本发明提供一种时间延迟参数可调转接卡，以解决上述技术问题。
[0004]为了实现上述目的，本发明采用如下技术方案:
[0005]时间延迟参数可调转接卡，包括转接卡，转接卡上设有第一触点、第二触点、第三触点、第四触点、第五触点、第六触点、控制单元、数据信号延迟单元和数据对齐信号延迟单元；第一触点和第二触点相互连接，第二触点连接控制单元，控制单元连接数据信号延迟单元和数据对齐信号延迟单元；数据信号延迟单元连接第三触点和第四触点；数据对齐信号延迟单元连接第五触点和第六触点。
[0006]本发明进一步的改进在于:第一触点、第三触点和第五触点对应连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；第二触点、第四触点和第六触点对应连接主板的地址命令管脚、数据管脚和数据对齐管脚。
[0007]本发明进一步的改进在于:控制单元解析从主板传来的地址命令信号，如果是读操作，则控制数据信号延迟单元和数据对齐信号延迟单元有效，对数据信号DQ和/或数据对齐信号DQS进行延迟；如果是其它命令，则控制单元控制数据信号延迟单元和数据对齐信号延迟单元不对数据信号DQ和数据对齐信号DQS进行延迟。
[0008]本发明进一步的改进在于:所述数据信号延迟单元和数据对齐信号延迟单元有效时，按照控制单元中存储的延迟参数控制对数据信号DQ和/或数据对齐信号DQS进行延迟。
[0009]本发明进一步的改进在于:还包括用于对控制单元进行延迟参数配置的延迟参数配置单元。
[0010]本发明进一步的改进在于:通过延迟参数配置单元对控制单元进行延迟参数配置，直到经延迟的DQS信号与延迟的DQ信号在到达计算机主板，经过计算机主板上的内存控制器的调节后，使得DQS信号的上升沿和下降沿与DQ信号的数据的中间对齐。
[0011]本发明一种时间延迟参数可调转接卡，包含控制单元，可以分别对DQ和DQS信号的延迟时间进行控制；控制单元所存储的延迟参数可以通过参数配置单元进行配置。
[0012]相对于现有技术，本发明具有以下有益效果:
[0013]1.不需要对主板上的电路进行改变，减少了对主板的损害。
[0014]2.在缺少改变主板配置的手段时，可以通过调节延迟时间来定位问题。
【【专利附图】
【附图说明】】
[0015]图1为计算机的内存控制器与内存模组的连接示意图。
[0016]图2为对内存模组进行读操作时，内存模组的DQ (数据信号)和DQS (数据对齐信号)管脚所输出的信号图。
[0017]图3为计算机主板上的内存控制器读到正确的数据，正常启动时，内存模组的DQ(数据信号)和DQS (数据对齐信号)管脚所输出的信号图。
[0018]图4为时间延迟参数可调转接卡的连接示意图。
[0019]图5为时间延迟参数可调转接卡的示意图。
【【具体实施方式】】
[0020]为了解决【背景技术】当中所存在的问题，本发明提出一种时间延迟参数可调转接卡，可以定位由于数据信号与数据对齐信号的时序不符内存模组的操作标准而导致的问题。
[0021]请参阅图4和5所示，本发明一种时间延迟参数可调转接卡，包括转接卡11和延迟参数配置单元13 ;转接卡11上设有触点(1、2、3、4、5、6)、控制单元7、数据信号延迟单元8和数据对齐信号延迟单元9 ;触点I和2相互连接，触点2连接控制单元7，控制单元7连接数据信号延迟单元8和数据对齐信号延迟单元9 ;触点3连接数据信号延迟单元8，数据信号延迟单元8连接触点4 ;数据对齐信号延迟单元9连接触点5和触点6 ;延迟参数配置单元13连接控制单元7。
[0022]应用发明种时间延迟参数可调转接卡进行内存模组的应用测试时，触点1、3、5连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；触点2、4、6连接主板的地址命令管脚、数据管脚和数据对齐管脚；通过延迟参数配置单元13对控制单元7进行延迟参数配置，系统启动后，控制单元7解析从主板传来的地址命令信号(触点2所采集的信息)，如果是读操作，则控制数据信号延迟单元8和数据对齐信号延迟单元9有效，对数据信号DQ和数据对齐信号DQS进行延迟，使得DQS信号的上升沿和下降沿与DQ信号的数据的中间对齐，通过这种方式，计算机主板可以读到正确的数据，从而正常启动(图3所示);如果是其它命令，则数据信号延迟单元 8和数据对齐信号延迟单元9不对数据信号和数据对齐信号进行延迟。
【权利要求】
1.时间延迟参数可调转接卡，其特征在于，包括转接卡(11)，转接卡(11)上设有第一触点(I)、第二触点(2)、第三触点(3)、第四触点(4)、第五触点(5)、第六触点(6)、控制单元(7)、数据信号延迟单元(8)和数据对齐信号延迟单元(9);第一触点(I)和第二触点(2)相互连接，第二触点(2)连接控制单元(7)，控制单元(7)连接数据信号延迟单元(8)和数据对齐信号延迟单元(9);数据信号延迟单元(8)连接第三触点(3)和第四触点(4);数据对齐信号延迟单元(9)连接第五触点(5)和第六触点(6)。
2.根据权利要求1所述的时间延迟参数可调转接卡，其特征在于，第一触点(I)、第三触点(3)和第五触点(5)对应连接内存模组的地址命令管脚、数据管脚和数据对齐管脚；第二触点(2)、第四触点(4)和第六触点(6)对应连接主板的地址命令管脚、数据管脚和数据对齐管脚。
3.根据权利要求2所述的时间延迟参数可调转接卡，其特征在于，控制单元(7)解析从主板传来的地址命令信号，如果是读操作，则控制数据信号延迟单元(8)和数据对齐信号延迟单元(9)有效，对数据信号DQ和/或数据对齐信号DQS进行延迟；如果是其它命令，则控制单元(7 )控制数据信号延迟单元(8 )和数据对齐信号延迟单元(9 )不对数据信号DQ和数据对齐信号DQS进行延迟。
4.根据权利要求3所述的时间延迟参数可调转接卡，其特征在于，所述数据信号延迟单元(8)和数据对齐信号延迟单元(9)有效时，按照控制单元(7)中存储的延迟参数控制对数据信号DQ和/或数据对齐信号DQS进行延迟。
5.根据权利要求1所述的时间延迟参数可调转接卡，其特征在于，还包括用于对控制单元(7)进行延迟参数配置的延迟参数配置单元(13)。
6.根据权利要求5所述的时间延迟参数可调转接卡，其特征在于，通过延迟参数配置单元(13)对控制单元(7)进行延迟参数配置，直到经延迟的DQS信号与延迟的DQ信号在到达计算机主板，经过计算机主板上的内存控制器的调节后，使得DQS信号的上升沿和下降沿与DQ信号的数据的中间对齐。
【文档编号】G06F11/22GK103885866SQ201410126265
【公开日】2014年6月25日 申请日期:2014年3月31日 优先权日:2014年3月31日
【发明者】张志广, 魏林军, 向荣 申请人:西安华芯半导体有限公司