一种高等级ddr供电电路的制作方法
【专利摘要】一种高等级DDR供电电路，通过在高等级LDO电源转换芯片地管脚与电路板地平面间添加并联电阻，抬高高等级LDO电源转换芯片地管脚相对于电路板地平面的参考电平，从而将高等级LDO电源转换芯片输出电平抬高为所需电平，高等级LDO电源转换芯片输出电平通过两对磁珠隔离为DDR_VTT和DDR_VREF输出给下级电路。该发明方法应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计，通过该发明方法，可以使用通用高等级LDO电源转换芯片完成基于高等级DDR的硬件电路设计，解决了因为缺少高等级专用DDR供电电源芯片从而无法完成高等级DDR的VREF、VTT供配电设计的问题。
【专利说明】—种高等级DDR供电电路
【技术领域】
[0001]本发明涉及一种高等级DDR供电电路，该方法可应用于工业级以上高等级(军级、宇航级)DDR的VREF、VTT电源供配电设计。
【背景技术】
[0002]DDR SDRAM供电电平包括+2.5V VDD内核工作电平，+2.5V VDDQ数据总线I/O接口电平，+1.25V VREF参考电平，+1.25V VTT终结电平。目前DDR SDRAM的+1.25V VREF,+1.25VVTT常用供电设计方法为:通过专用DDR供电电源芯片(如TI公司的MAX1510、TPS51100，一般为DC-DC开关电源)，将电源芯片输入管脚VIN(MAX1510)或VDDQSNS(TPS51100)接+2.5V VDDQ数据总线I/O接口电平，电源芯片两路输出VTT和VREF，现有设计方法如图2、图3所示。这种设计方法优点在于，设计简单，电源转换效率高，VREF, VTT与VDDQ三者之间关系(VREF = (0.5±0.01) XVDDQjVTT = VREF±40mV)由DDR专用供电电源芯片直接控制。对于商业级或工业级DDR，因为有对应的商业级、工业级专用DDR供电电源芯片，此种设计方法具有可行性，但由于没有对应的更高等级(军级、宇航级)的专用DDR供电电源芯片，所以现有商业级、工业级DDR供电设计方法不适用于基于军级、宇航级DDR的硬件电路设计场合。
【发明内容】
[0003]本发明解决的技术问题是:提供一种高等级DDR供电电路，该方法通过添加对地参考电阻，抬高LDO电源转换芯片地管脚的对地参考电平，从而得到DDR的+1.25V VREF参考电平、+1.25V VTT终结电平，解决了因为缺少高等级DDR专用供电电源芯片，从而无法完成高等级DDR的VREF、VTT电平供配电设计问题。
[0004]本发明的设计方案是:提出了一种高等级DDR供电电路，包括:LD0电源转换芯片、电阻R1、电阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4 ；
[0005]LDO电源转换芯片输入为+2.5V的DDR数据总线I/O接口电源VDDQ，LDO电源转换芯片将输入的+2.5V电平转化为+1.2V电平后输出；
[0006]LDO电源转换芯片地管脚输出地电流Iem, Ignd通过并联电阻Rl和R2流入电路板地平面，并联电阻Rl和电阻R2将LDO电源转换芯片的地管脚参考电平抬高；
[0007]磁珠BI和磁珠B2为一组且并联，磁珠B3和磁珠B4为一组且并联，磁珠BI和磁珠B2组成的并联结构与磁珠B3和磁珠B4组成的并联结构相互独立，磁珠BI和磁珠B2组成的并联结构将LDO电源转换芯片输出隔离为DDRVREF参考电平，磁珠B3和磁珠B4组成的并联结构将LDO电源转换芯片输出隔离为DDR VTT终结电平，磁珠BI和磁珠B2封装相同，磁珠B3和磁珠B4封装相同。
[0008]所述电阻Rl和电阻R2并联且封装相同，并联电阻Rl和电阻R2将高等级LDO地管脚参考电平由OV抬升至0.05±0.025V, LDO输出电平为+1.25±0.025V。
[0009]所述磁珠B1、磁珠B2、磁珠B3和磁珠B4为铁氧体磁珠。
[0010]本发明与现有技术相比的有益效果是:
[0011](I)本发明采用LDO电源转换芯片设计，通过在LDO电源转换芯片地管脚与地平面间添加参考电阻，抬高LDO电源转换芯片地管脚相对电路板地平面的对地参考电平，使LDO电源转换芯片输出所需DDR VTT和DDR VREF电平，解决了因为无法获得高等级专用DDR供电电源芯片从而无法完成基于高等级DDR的电路系统设计问题。
[0012](2)本发明采用LDO电源转换芯片设计，与现有技术方案中采用工业级、商业级DDR专用DC-DC电源转换芯片的设计相比，LDO电源转换芯片输出的DDR VTT电平和DDRVREF电平不会被引入开关噪声，同时LDO电源转换芯片输出电平精度高，输出电平精度取决于所选LDO电源转换芯片的精度指标。
[0013](3)本发明采用一对相同封装的并联电阻连接于LDO电源转换芯片地管脚和电路板地平面之间，从而抬高LDO电源转换芯片地管脚的对地参考电平，使LDO电源转换芯片输出电平达到所需电平，通过调整并联电阻的阻值，可以灵活改变LDO电源转换芯片地管脚的对地参考电平，从而在电路调试过程中灵活调整该高等级DDR供电电路的输出电平。
[0014](4)本发明采用两组相互独立的磁珠将LDO电源转换芯片输出电平隔离为DDRVTT电平和DDR VREF电平，在LDO电源转换芯片输出管脚处添加磁珠可以吸收高频噪声，使DDR VTT电平和DDR VREF电平更加干净。
【专利附图】
【附图说明】
[0015]图1为本发明电路示意图；
[0016]图2为现有MAX1510芯片接口示意图；
[0017]图3为现有TPS51100芯片接口示意图。
【具体实施方式】
[0018]下面结合附图对本发明的【具体实施方式】进行详细地阐述。
[0019]如图1所不为本发明电路不意图，由图1可知，本发明提出的一种闻等级DDR供电电路包括:LD0电源转换芯片、电阻R1、电阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4 ；
[0020]LDO电源转换芯片输入为+2.5V的DDR数据总线I/O接口电源VDDQ，LDO电源转换芯片将输入的+2.5V电平转化为+1.2V电平后输出；
[0021]LDO电源转换芯片地管脚输出地电流Iem, Ignd通过并联电阻Rl和R2流入电路板地平面，并联电阻Rl和电阻R2将LDO电源转换芯片的地管脚参考电平抬高；
[0022]电阻Rl和电阻R2并联且封装相同，并联电阻Rl和电阻R2将LDO地管脚参考电平由OV抬升至0.05±0.025V, LDO输出电平为+1.25±0.025V。
[0023]磁珠BI和磁珠B2为一组且并联，磁珠B3和磁珠B4为一组且并联，磁珠BI和磁珠B2组成的并联结构与磁珠B3和磁珠B4组成的并联结构相互独立，磁珠BI和磁珠B2组成的并联结构将LDO电源转换芯片输出隔离为DDRVREF参考电平，磁珠B3和磁珠B4组成的并联结构将LDO电源转换芯片输出隔离为DDR VTT终结电平，磁珠BI和磁珠B2封装相同，磁珠B3和磁珠B4封装相同。
[0024]实施例
[0025](I)LDO电源转换芯片选择MSK5450，输出电平精度1%，最大输出负载电流Ιι?χ，在负载电流Il取Ilimx的极端情况下LDO电源转换芯片地电流GroundCurrent为最大值Immax,则LDO电源转换芯片的地管脚参考地平面被抬高电平
【权利要求】
1.一种高等级DDR供电电路，其特征在于包括:LDO电源转换芯片、电阻R1、电阻R2、磁珠B1、磁珠B2、磁珠B3和磁珠B4 ； LDO电源转换芯片输入为+2.5V的DDR数据总线I/O接口电源VDDQ，LDO电源转换芯片将输入的+2.5V电平转化为+1.2V电平后输出； LDO电源转换芯片地管脚输出地电流IeND，Ignd通过并联电阻Rl和R2流入电路板地平面，并联电阻Rl和电阻R2将LDO电源转换芯片的地管脚参考电平抬高； 磁珠BI和磁珠B2为一组且并联，磁珠B3和磁珠B4为一组且并联，磁珠BI和磁珠B2组成的并联结构与磁珠B3和磁珠B4组成的并联结构相互独立，磁珠BI和磁珠B2组成的并联结构将LDO电源转换芯片输出隔离为DDRVREF参考电平，磁珠B3和磁珠B4组成的并联结构将LDO电源转换芯片输出隔离为DDR VTT终结电平，磁珠BI和磁珠B2封装相同，磁珠B3和磁珠B4封装相同。
2.根据权利要求1所述的一种高等级DDR供电电路，其特征在于:所述电阻Rl和电阻R2并联且封装相同，并联电阻Rl和电阻R2将LDO地管脚参考电平由OV抬升至0.05±0.025V, LDO 输出电平为 +1.25±0.025V。
3.根据权利要求1所述的一种高等级DDR供电电路，其特征在于:所述磁珠B1、磁珠B2、磁珠B3和磁珠B4为铁氧体磁珠。
【文档编号】G06F1/26GK104076896SQ201410286180
【公开日】2014年10月1日 申请日期:2014年6月24日 优先权日:2014年6月24日
【发明者】张磊, 翟国芳, 贺强民, 王建宇, 于双江, 荣鹏, 苏浩航, 黄竞, 程甘霖, 赵建伟, 郭宇琨, 倪建军, 闫静纯, 林为秀, 赵洋, 程芸 申请人:北京空间机电研究所