一种图层变更同步的方法
【专利摘要】本发明提供一种图层变更同步的方法，该方法应用于单屏图层变更，该方法包括：在图层变更过程中，若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧使得对应图层的写使能开关处于关闭状态；在该图层变更配套参数下发完成后，DDR写入管理模块基于帧打开对应图层的写使能开关；并且在DDR写入管理模块基于帧使得对应图层的写使能开关处于关闭状态时，底图刷新模块进行底图刷新操作。该方案解决了图层变更中单个屏幕出现花屏的问题。
【专利说明】一种图层变更同步的方法
【技术领域】
[0001]本发明涉及图像显示【技术领域】，尤其涉及一种图层变更同步的方法。
【背景技术】
[0002]一、视频综合平台形态介绍
[0003]视频综合平台在安防监控、指挥、应急调度等领域具有广泛应用。视频综合平台可提供模拟监控图像、IP监控图像、SDI监控图像、EPON监控图像、会议终端图像等接入、管理、存储以及大屏显示等综合应用，请参图1。
[0004]监控图像接入种类很多，如SD1、VGA、HDM1、光口、电口，IP的、非IP的等；送显的屏幕组合也很多，如3*3、4*3、4*4、6*3等。为灵活地适应多种配置，在硬件形态上，视频综合平台通常采取框架式插卡式设计，请参图2所示。
[0005]输入板卡、输出板卡插在交换背板上，通过交换背板进行数据交换，如图3。所示。
[0006]二、视频综合平台图层变换业务介绍
[0007]视频综合平台具有开窗、消窗、窗口漫游、窗口缩放、窗口叠层等图层变更业务，以下结合图4进行解释。
[0008]图4显示了 9块物理屏(视频综合平台可以支持更多物理屏)，可以把这9块屏幕想象成一块大的“虚拟”屏幕，在这块大虚拟屏上进行各种图像变更操作，具体如下:
[0009]开窗:图像窗口从无到有的操作；
[0010]消窗:图像窗口从有到无的操作；
[0011]漫游:已存在窗口离开原来位置,到其他位置显示；
[0012]缩放:已存在窗口改变原始大小显示；
[0013]叠层:多个窗口重叠显示。
[0014]三、图像业务管理一DDR读拼操作与写拼操作
[0015]多源图像送显需要DDR参与，借助缓存实现图像的各种显示，通常有两种操作方式，读拼操作与写拼操作。
[0016]读拼操作，故名思议就是把多路图像从DDR中读出来，然后完成拼接。图5中，4路图像要实现叠层，可以先把4路图像写入4块DDR片区，然后控制读地址，从4块片区中读取参与拼接的部分，实现叠层。读拼操作地址管理复杂，DDR容量要求大。
[0017]写拼操作，故名思议就是写入DDR时完成拼接，DDR读取的时候已成为完整的一副图像读取。图6中，4幅图像可以依次按照叠放次序放入DDR片区，通过控制每幅图像的起始写地址完成拼接，图像读取的时候，只要看成完整图像读取即可。写拼方式DDR地址管理简单，DDR容量要求小。
[0018]四、切换同步问题引入
[0019]切换同步问题引入:图层在正常显示时，用户需要变更图层，如开窗、消窗、漫游、叠层顺序调整等，相应地CPU会向各业务板下发参数。由于参数很多，且需要分发到底层处理模块，但CPU的配置总线下发速度受限，因此在变更图层操作时，普遍会存在图7所示的情况:
[0020](I)部分模块先生效参数，如模块1、模块η。
[0021](2)部分模块晚生效参数，如模块η、模块m。
[0022](3)对某帧图像而言，存在新老参数共存的可能，如第X+1帧，导致图像显示短暂花屏。
[0023](4)对于跨屏显示的图像而言，如图4中“缩小+漫游”的图片跨了上下两个屏，假如正好这两个屏在两块输出板上，一旦两个输出板的配置开始和结束时间不一致，将导致半幅图像先更新，半幅图像晚更新的情况。
【发明内容】
[0024]有鉴于此，本发明提供一种图层变更同步的方法。
[0025]应用于单屏图层变更的同步方法为:在图层变更过程中，若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧使得对应图层的写使能开关处于关闭状态；在该图层变更配套参数下发完成后，DDR写入管理模块基于帧打开对应图层的写使能开关；并且，在DDR写入管理模块基于帧使得对应图层的写使能开关处于关闭状态时，底图刷新模块进行底图刷新操作。
[0026]应用于多屏图层变更同步的方法包括:每个屏对应一 FPGA，每个FPGA包括各自的DDR写入管理模块和底图刷新模块；在图层变更过程中，若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭对应图层的写使能开关；在该图层变更配套参数下发完成后，CPU下发对应图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开对应图层的写使能开关；并且，在各DDR写入管理模块基于帧使得对应图层的写使能开关关闭时，各FPGA的底图刷下模块进行底图刷新操作。
[0027]相较于现有技术，单屏图层变更的同步方法解决了图层变更中单个屏幕出现花屏的问题；多屏图层变更的同步方法，在单屏方案的基础上，通过共享的心跳脉冲控制，实现了多屏图层更新的同步，使得用户有很好的体验。
【专利附图】
【附图说明】
[0028]图1是一种视频综合平台。
[0029]图2是一种视频综合平台框架插卡式设计图。
[0030]图3是一种视频综合平台背板交换示意图。
[0031]图4是视频综合平台图层变更业务示例图。
[0032]图5是读拼操作示意图。
[0033]图6是写拼操作示意图。
[0034]图7是参数下发与图像传输流向示意图。
[0035]图8是本发明实施例一种硬件设计框图。
[0036]图9是本发明图层叠放顺序切换示例图。
[0037]图10是本发明实施例又一硬件设计框图。
[0038]图11是图层变更过程中CPU和FPGA配套操作流程图。
【具体实施方式】
[0039]基于【背景技术】中提到的技术问题，本发明方案主要解决在图层切换过程中，单个屏幕不出现花屏；以及在图层切换过程中，跨屏显示的图层同步更新。下面通过具体实施例详细说明。
[0040]请参图8所示的本发明实施例硬件设计框图，该硬件设计图用于单屏图层变更控制。图中的FPGA输出板包括DDR写入管理模块。在本发明实施例中，该DDR写入管理模块具有控制各个图层写入的使能开关；当进行图层变更操作时，CPU将下发对应图层写使能打开或者关闭的信号，DDR写入管理模块接收到CPU的该信号后进行对应图层写使能的打开或者关闭。该FPGA还包括底图刷新模块，该底图刷新模块用于图层变更时的底图刷新。有了 DDR写入管理模块控制各个图层写入的使能开关以及底图刷新模块后，在进行图层变更时，单个屏幕将不会出现花屏的现象。以下通过一个具体的例子来进行说明。
[0041]请参图9，图9给出了单物理屏“图层叠放顺序变更”操作的例子。在该例子中，DDR缓存分两个片区:一个读片区、一个写片区；读、写片区采取乒乓操作，即本帧的写片区写完后，作为下帧的读片区；相对的，本帧读片区读完后，作为下帧的写片区；读写操作基于帧进行变更。
[0042]正常情况下，读写片区内容一致。如图9，写片区按照图层序号1、2、3、4叠放，DDR写接口则以1、2、3、4顺序输入图层，DDR读接口将拼接好的图像从DDR读片区中读出。
[0043]本例中，图层变更涉及的是图层2叠放顺序的变更。当用户下发指令指示图层2叠放顺序变更后，CPU下发图层2的写使能关闭信号，DDR写入管理模块在收到CPU的该写使能关闭信号后将正在操作的图层2的写使能关闭。关闭时必须基于帧进行操作，否则图层消失时会出现花屏。关闭图层2写使能时，底图刷新模块启动底图刷新，如果不刷新底图会导致正在操作的图层残留在DDR片区中，所以必须用底图进行覆盖，此时DDR写接口的图层写入顺序为0(底图)、1、3、4。在上述过程中，如果关闭图层2写使能的同时，底图刷新模块足够快的进行底图刷新，DDR写接口立即写入顺序为0(底图)、1、3、4的图层，则DDR写片区中将不会出现图层2残留的情况，即不会出现图9第2列第I块“DDR写片区内容过渡”所示的内容。只有当关闭图层2写使能后，底图刷新启动不够快，且刷新不够快时，才会出现图9第2列第I块“DDR写片区内容过渡”所示的内容。但实际上这种情况基本不可能发生。本实施例中，用FPGA实现图层写使能的打开/关闭功能，并且写使能关闭的同时启动底图刷新，因为图层写使能关闭后，释放了 DDR写入性能，释放的性能足以满足快速刷新底图，所以基本不会出现图9第2列第I块“DDR写片区内容过渡”所示的内容。由于DDR读写采取乒乓操作，写片区内容过渡在一帧内完成，期间读片区仍维持以前的内容，参考第2列第2块，当写片区一帧内完成过渡后，根据乒乓操作原理，写片区内容转变为读片区内容，参考第3列第2块,所以读操作读出的内容请参第3列第2块,屏幕上显示的为第3列第3块的内容。所以上述过程，屏幕上显示的内容将由四个图层变为三个图层，不会出现图层2残留而导致视觉上认为图层变更异常的情况出现。
[0044]在图层2写使能被关闭，DDR写片区刷新底图时，CPU将下发图层叠放顺序变更的配套参数(比如说图层2需要被叠放在哪个位置等)。虽然下发该配套参数与图层失步，但是由于写使能关闭，所以混乱的图像不可能写入到DDR缓存中，所以屏幕上看不到花屏。
[0045]当该配套参数下发完成后，意味着各参数的到位，图层和参数已经同步。CPU下发图层2写使能的打开信号，DDR写入管理模块在收到CPU的该信号后，基于帧打开图层2的写使能，写入接口的图层写入顺序为1、3、4、2，DDR写片区在一帧时间内存放的内容更新为1、3、4、2的叠层画面，于是完成了图层叠放顺序切换。屏幕上4层图像将被正常显示，其中图层2被移至顶层。
[0046]上述图层叠放顺序变更配套参数的下发通常在底图刷新的同一帧时间内完成；且在参数下发完成后即打开图层2的写使能，所以屏幕上显示缺少图层2的图像仅持续一帧时间，用户根本感受不到。
[0047]上述图层叠放顺序变更可以看成是消窗操作和叠层操作的结合。所以对于消窗操作，实际上可以总结为:当需要消窗时，CPU下发需要消窗的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要消窗的图层的写使能关闭，底图刷新模块同时进行底图刷新操作。而对于叠层操作，可以在消窗操作的基础上，由CPU进行叠层配套参数的下发，当该叠层配套参数下发完成后，CPU下发需要叠层的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要叠层的图层的写使能打开。
[0048]根据上述图层变更的具体操作方式，我们可以得出对于其他包括开窗、漫游、缩放变更的实施方式，具体为:
[0049]当需要开窗时，CPU进行开窗配套参数的下发；当该开窗配套参数下发完成后，(PU下发需要开窗的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要开窗的图层的写使能打开。
[0050]当需要图层漫游时，CPU下发需要漫游的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要漫游的图层的写使能关闭，底图刷新模块同时进行底图刷新操作，CPU进行漫游配套参数的下发；当该漫游配套参数下发完成后，CPU下发需要漫游的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要漫游的图层的写使能打开。
[0051]当需要图层缩放时，CPU下发需要缩放的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要缩放的图层的写使能关闭，底图刷新模块同时进行底图刷新操作，CPU进行缩放配套参数的下发；当该缩放配套参数下发完成后，CPU下发需要缩放的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要缩放的图层的写使能打开。
[0052]从以上图层变更的操作不难发现，在单屏的图层变更过程中，需要按照如下方式执行:若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧使得对应图层的写使能开关处于关闭状态；在该图层变更配套参数下发完成后，DDR写入管理模块基于帧打开对应图层的写使能开关；并且，在DDR写入管理模块基于帧使得对应图层的写使能开关处于关闭状态时，底图刷新模块进行底图刷新操作。这样，当个屏幕上就不会出现花屏的现象，用户看到的将是流畅的图层变更。
[0053]关于多屏的图层变更，也即跨屏的图层变更，需要在单屏图层变更的基础上，增加一个心跳脉冲检测的环节。该心跳脉冲是所有FPGA输出板共享的，各板能在同一时刻检测到心跳。
[0054]请参图10所示的多屏图层变更控制硬件设计框图。该硬件设计框图以2个FPGA输出板，2个物理屏以及4个图层跨屏显示为例。相对于图8所示的单屏图层变更控制硬件设计框图，图10主要增加了用于产生心跳脉冲的CPLD。该心跳脉冲的产生由CPU进行控制。该心跳脉冲由背板分发到各FPGA输出板，各FPGA输出板上的DDR写入管理模块共享该心跳脉冲，每个FPGA输出板上的DDR写入管理模块可以同步检测到心跳。当然，如果CPU能产生心跳脉冲可以不用设置CPLD。
[0055]关于多屏图层变更的具体操作，可以按照如下方式执行:在图层变更过程中，若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭对应图层的写使能开关；在该图层变更配套参数下发完成后，CPU下发对应图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开对应图层的写使能开关；并且，在各DDR写入管理模块基于帧使得对应图层的写使能开关关闭时，各FPGA的底图刷下模块进行底图刷新操作。
[0056]CPU在下发对应图层的写使能关闭/打开信号后，该信号将被各DDR写入管理模块接收到，但是各DDR写入管理模块接收到该信号的时间可能不一致，所以各DDR写入管理模块在收到该信号后并不立即基于帧进行写使能的关闭/打开，而是等待心跳脉冲到来后再基于帧进行写使能的关闭/打开。按照前文所述，心跳脉冲能在同一时间被各DDR写入管理模块接收到，所以各DDR写入管理模块将在同一时间关闭/打开写使能。各DDR写入管理模块在同一时间关闭写使能后，各FPGA上的底图刷新模块进行的底图刷新，CPU下发图层变更配套参数的操作均将启动，所以各FPGA上涉及的相关操作都是同步的。这样就保证了多屏显示图层更新的同步。
[0057]下面再详细描述下各图层变更操作的具体过程:
[0058]当需要开窗时，CPU进行开窗配套参数的下发；当该开窗配套参数下发完成后，CPU下发需要开窗的图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开需要开窗的图层的写使能开关。
[0059]当需要消窗时，CPU下发需要消窗图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭需要消窗图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作。
[0060]当需要图层漫游时，CPU下发漫游图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭漫游图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作;CPU进行漫游配套参数的下发；当该漫游配套参数下发完成后，CPU下发漫游图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开漫游图层的写使能开关。
[0061]当需要图层缩放时，CPU下发缩放图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭缩放图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作;CPU进行缩放配套参数的下发；当该缩放配套参数下发完成后，CPU下发缩放图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开缩放图层的写使能开关。
[0062]当需要图层叠层时，CPU下发叠放图层的写使能关闭信号，再下发各DDR写入管理丰旲块共孚的心跳脉冲，各DDR与入管理I旲块在同时检测到心跳脉冲后，基于巾贞关闭置放图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作;CPU进行叠层配套参数的下发；当该叠层配套参数下发完成后，CPU下发叠层图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开叠放图层的写使能开关。
[0063]关于上述消窗、缩放、漫游、叠层的跨屏图层变更操作可以进一步参考图11的示例。但图11仅给出一个FPGA的处理过程；其他FPGA的处理过程和图11中的FPGA相同。从图中可以看出，整个过程FPGA，即FPGA的DDR写入管理模块负责检测心跳，当检测到心跳后基于帧打开/关闭写使能。对CPU而言，操作逻辑很简单:下发写使能关闭一下发心跳脉冲一更新参数(大小、坐标、叠层顺序等)一参数下发完成一下发写使能打开一下发心跳脉冲。
[0064]本发明方案基于图层写使能的开启和关闭，底图刷新，图层变更参数的下发的控制，实现了单屏图层变更不花屏的目的。进一步，在单屏方案的基础上，通过共享的心跳脉冲控制，实现了多屏图层更新的同步，使得用户有很好的体验。
[0065]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种图层变更同步的方法，该方法应用于单屏图层变更，其特征在于，该方法包括: 在图层变更过程中，若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧使得对应图层的写使能开关处于关闭状态；在该图层变更配套参数下发完成后，DDR写入管理模块基于帧打开对应图层的写使能开关； 并且，在DDR写入管理模块基于帧使得对应图层的写使能开关处于关闭状态时，底图刷新模块进行底图刷新操作。
2.如权利要求1所述的图层变更同步的方法，其特征在于，所述图层变更包括开窗、消窗、图层漫游、图层缩放和图层叠层； 当需要开窗时，CPU进行开窗配套参数的下发；当该开窗配套参数下发完成后，CPU下发需要开窗的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要开窗的图层的写使能打开； 当需要消窗时，CPU下发需要消窗的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要消窗的图层的写使能关闭，底图刷新模块同时进行底图刷新操作； 当需要图层漫游时，CPU下发需要漫游的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要漫游的图层的写使能关闭，底图刷新模块同时进行底图刷新操作，CPU进行漫游配套参数的下发；当该漫游配套参数下发完成后，CPU下发需要漫游的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要漫游的图层的写使能打开； 当需要图层缩放时，CPU下发需要缩放的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要缩放的图层的写使能关闭，底图刷新模块同时进行底图刷新操作，CPU进行缩放配套参数的下发；当该缩放配套参数下发完成后，CPU下发需要缩放的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要缩放的图层的写使能打开； 当需要图层叠层时，CPU下发需要叠层的图层的写使能关闭信号，DDR写入管理模块在接收到该写使能关闭信号后，基于帧将需要叠层的图层的写使能关闭，底图刷新模块同时进行底图刷新操作，CPU进行叠层配套参数的下发；当该叠层配套参数下发完成后，CPU下发需要叠层的图层的写使能打开信号，DDR写入管理模块在接收到该写使能打开信号后，基于帧将需要叠层的图层的写使能打开。
3.如权利要求1或2所述的图层变更同步的方法，其特征在于，所述DDR写入管理模块基于帧打开对应图层的写使能开关后，该图层数据写入DDR缓存的写片区，该DDR缓存还包括读片区，该读、写片区基于帧采用乒乓操作。
4.一种图层变更同步的方法，该方法应用于多屏图层变更，其中每个屏对应一 FPGA，每个FPGA包括各自的DDR写入管理模块和底图刷新模块，其特征在于，该方法包括: 在图层变更过程中，若涉及图层变更配套参数的下发，则在CPU下发该图层变更配套参数前，CPU下发对应图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭对应图层的写使能开关；在该图层变更配套参数下发完成后，CPU下发对应图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开对应图层的写使能开关； 并且，在各DDR与入管理|旲块基于巾贞使得对应图层的与使能开关关闭时，各FPGA的底图刷下模块进行底图刷新操作。
5.如权利要求4所述的图层变更同步的方法，其特征在于，所述图层变更包括开窗、消窗、图层漫游、图层缩放和图层叠层； 当需要开窗时，CPU进行开窗配套参数的下发；当该开窗配套参数下发完成后，CPU下发需要开窗的图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开需要开窗的图层的写使能开关； 当需要消窗时，CPU下发需要消窗图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭需要消窗图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作； 当需要图层漫游时，CPU下发漫游图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭漫游图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作；CPU进行漫游配套参数的下发；当该漫游配套参数下发完成后，CPU下发漫游图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开漫游图层的与使能开关； 当需要图层缩放时，CPU下发缩放图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭缩放图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作；CPU进行缩放配套参数的下发；当该缩放配套参数下发完成后，CPU下发缩放图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开缩放图层的与使能开关； 当需要图层叠层时，CPU下发叠放图层的写使能关闭信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧关闭叠放图层的写使能开关，各FPGA的底图刷新模块进行底图刷新操作；CPU进行叠层配套参数的下发；当该叠层配套参数下发完成后，CPU下发叠层图层的写使能打开信号，再下发各DDR写入管理模块共享的心跳脉冲，各DDR写入管理模块在同时检测到心跳脉冲后，基于帧打开叠放图层的与使能开关。
6.如权利要求4或5所述的图层变更同步的方法，其特征在于，所述各DDR写入管理模块基于帧打开对应图层的写使能开关后，所述图层数据写入各DDR缓存的写片区，各DDR缓存还包括读片区，所述读、写片区基于帧采用乒乓操作。
7.如权利要求4或5所述的图层变更同步的方法，其特征在于，所述共享的心跳脉冲是CPU产生的，或者是由CPU控制CPLD产生的。
【文档编号】G06F3/14GK104375792SQ201410541890
【公开日】2015年2月25日 申请日期:2014年10月14日 优先权日:2014年10月14日
【发明者】羊海龙 申请人:浙江宇视科技有限公司