隶属函数发生器单元、阵列及模糊识别器的制造方法
【专利摘要】本发明关于一种隶属函数发生器单元、阵列及模糊识别器。该隶属函数发生器单元包括存储单元以及匹配单元。存储单元存储标准模式的一个模糊特征的一个特征位，匹配单元包括比较单元与电压控制型开关，该比较单元将存储单元存储的该特征位与由搜索线对输入的待识别模式的一个特征位进行比较；该电压控制型开关在比较结果为匹配时不形成放电通道，保持匹配线的初始电平；在比较结果为不匹配时形成放电通道，使匹配线放电。在获得待识别模式与标准模式的所有特征位的比较结果后，可通过综合隶属度求和及求大操作获得与待识别模式的特征值的匹配度最高的标准模式的模糊特征的存储地址，从而实现模糊识别。本发明具有优化操作时间和操作面积的优点。
【专利说明】隶属函数发生器单元、阵列及模糊识别器
【技术领域】
[0001] 本发明涉及模糊识别领域，尤其是涉及一种隶属函数发生器单元、阵列及模糊识 别器。
【背景技术】
[0002] 模糊逻辑的概念是由L. A. Zadeh在1965年提出的，它的产生是使计算机科学向人 脑的自然机理方面发展的重大突破。模糊逻辑和神经网络、遗传算法，都被认为是智能时代 的关键技术。目前，模糊逻辑已经被成功地运用到许多领域，如智能控制、模式识别。
[0003] 客观事物的特征往往带有某些模糊性，因而，人脑常常进行模糊推理和模糊判断， 这就是模糊数学应用于模式识别的物理基础。模糊模式识别的基本原则是最大隶属度原 贝1J。在实际生活中，一个标准模式往往具有多个模糊特征。如已知η个具有m个模糊特征 的标准模式，第i个模式的第j个模糊特征为I Q = 1，2,. . .，η ;，j = 1，2,. . .，m)，贝Ij 每个标准模式2成为一个模糊向量：
【权利要求】
1. 一种隶属函数发生器单元，其特征在于，包括： 存储单元，用于存储标准模式的一个模糊特征的一个特征位，该存储单元连接于写控 制线与位线对，在所述写控制线的控制下由所述位线对该存储单元写入该特征位或读取该 特征位；W及 匹配单元，包括比较单元与电压控制型开关，其中，该比较单元连接至所述存储单元及 搜索线对，用于将所述存储单元存储的该特征位与由所述搜索线对输入的待识别模式的一 个特征位进行比较；该电压控制型开关连接至所述比较单元及匹配线，该电压控制型开关 在所述比较单元的比较结果为匹配时不形成放电通道，保持所述匹配线的初始电平；在所 述比较单元的比较结果为不匹配时形成放电通道，使所述匹配线放电。
2. 根据权利要求1所述的隶属函数发生器单元，其特征在于，所述电压控制性开关为 场效应晶体管，所述比较单元为比较器。
3. 根据权利要求1或2所述的隶属函数发生器单元，其特征在于，所述电压控制性开关 为N型场效应晶体管，其栅极连接至所述比较单元的输出端，漏极连接至所述匹配线，源极 连接地。
4. 一种综合隶属函数发生器阵列，其特征在于，包括；至少一个模板，各模板包括多个 权利要求1所述的隶属函数发生器单元，各模板的该多个隶属函数发生器单元的电压控制 型开关连接至同一匹配线，不同模板的隶属函数发生器单元的电压控制型开关则连接至不 同匹配线，其中每一个模板存储一个标准模式。
5. 根据权利要求4所述的综合隶属函数发生器阵列，其特征在于，各模板的多个隶属 函数发生器单元为MXL个，用于存储所述标准模式的M个模糊特征，各模糊特征具有L个 特征位，其中，M和L为正整数。
6. 根据权利要求5所述的综合隶属函数发生器阵列，其特征在于，各隶属函数发生器 单元的电压控制型开关为N型场效应晶体管，用于存储同一模糊特征的L个特征位的隶属 函数发生器单元的N型场效应晶体管的宽度不同，且其宽度比例分别与该L个特征位的系 数值相对应，其中系数值越高，对应的宽度比例越高。
7. 根据权利要求6所述的综合隶属函数发生器阵列，其特征在于，用于存储同一模糊 特征的L个特征位的隶属函数发生器单元的N型场效应晶体管的宽度比例是W 2的k次方 实现，其中k = 0、l、2wkl。
8. -种模糊识别器，其特征在于，包括权利要求4所述的综合隶属函数发生器阵列W 及综合隶属度比较及输出电路；其中： 所述综合隶属函数发生器阵列具有N个模板，每一个模板存储一个标准模式，各标准 模式分别具有M个模糊特征，每一模糊特征具有L个特征位且该L个特征位具有不同系数 值，该综合隶属函数发生器阵列用于将各模板所存储的M个模糊特征的特征位与待识别模 式的M个特征值的特征位进行比较，其中N、M，L为正整数； 所述综合隶属度比较及输出电路用于根据所述综合隶属函数发生器阵列输出的N个 模板分别对应的比较结果，比较并输出与所述待识别模式的M个特征值匹配的特征位的系 数之和最高的模板所存储的标准模式的M个模糊特征的存储地址。
9. 根据权利要求8所述的模糊识别器，其特征在于，所述综合隶属度比较及输出电路 包括匹配度求大电路、匹配线读出电路W及地址译码电路，其中，所述匹配度求大电路用于 根据所述N个模板分别对应的比较结果，输出该N个模板相应的电平信号，其中与所述待识 别模式的M个特征值匹配的特征位的系数之和最大的模板对应的电平信号为第一电平信 号，与所述待识别模式的M个特征值匹配的特征位的系数之和非最大的模板对应的电平信 号为第二电平信号；所述匹配线读出电路用于对所述匹配度求大电路输出的N个电平信号 分别进行调整后输出；所述地址译码电路用于确定所述第一电平信号调整后的信号所对应 的所述综合隶属函数发生器阵列中的与待识模式最接近的模板所存储的标准模式的M个 数据字的存储地址。
10.根据权利要求8或9所述的模糊识别器，其特征在于，还包括时序控制电路、隶属函 数输入/输出电路W及特征译码输入电路，其中，所述时序控制电路用于控制所述模糊识 别器的时序，所述隶属函数输入/输出电路用于通过位线对向所述综合隶属函数发生器阵 列写入所述标准模式的模糊特征或从综合隶属函数发生器阵列读取所述标准模式的模糊 特征；所述特征译码输入电路用于将输入其中的待识别模式进行译码，获得该待识别模式 的特征值，并将其通过搜索线对输入至所述综合隶属函数发生器阵列。
【文档编号】G06K9/62GK104463187SQ201410565783
【公开日】2015年3月25日 申请日期:2014年10月22日 优先权日:2014年10月22日
【发明者】林谷 申请人:宁波力芯科信息科技有限公司