一种异构系统的多模式动态加载方法
【专利摘要】本发明属于硬件的数据加载【技术领域】，特别涉及一种异构系统的多模式动态加载方法。其具体步骤为：当DSP需要加载程序时，上位机向DSP发送DSP程序数据；DSP向上位机发送第一结束标志；上位机收到第一结束标志后，向DSP发送第一Flash存储器写入命令；DSP根据接收的第一Flash存储器写入命令，将DDR3内存中的DSP程序数据写入第一Flash存储器中；使DSP重新上电，完成DSP程序数据的加载。当FPGA需要加载程序时，上位机向DSP发送FPGA程序数据；DSP向上位机发送第三结束标志；上位机收到第三结束标志后，向DSP发送第二Flash存储器写入命令；DSP根据接收的第二Flash存储器写入命令，将DDR3内存中的DSP程序数据写入第二Flash存储器中；使FPGA重新加载，完成FPGA程序数据的加载。
【专利说明】一种异构系统的多模式动态加载方法
【技术领域】
[0001]本发明属于硬件的数据加载【技术领域】，特别涉及一种异构系统的多模式动态加载方法。
【背景技术】
[0002]在大型的处理器系统正常工作的条件下，由于装箱或板卡工作环境的限制，机箱内的板卡通常无法在通过接口进行程序的优化和升级工作。信号处理中的动态加载技术就是针对这一问题提出的一种解决方案。但现有的动态加载技术中均需要一片额外的控制芯片，增加了制作成本。同时，现有技术大都针对板卡上的一个处理器芯片来实现加载功能。
【发明内容】
[0003]本发明的目的在于针对上述已有技术的不足，提出一种异构系统的多模式动态加载方法，以满足在没有特定的控制芯片的大型系统中，在板卡装箱以后，板卡的后期系统升级以及远程系统升级的要求。
[0004]为实现上述技术目的，本发明采用如下技术方案予以实现。
[0005]—种异构系统的多模式动态加载方法，其特征在于，所述异构系统包括八、第一 ？匕81！存储器、第二存储器，所述03？和？？以形成双向通信连接，所述03？分别通过3？1总线分别电连接第一存储器和第二存储器，所述？？以通过3？1总线电连接第二？匕也存储器，所述03？加载有0083内存；所述异构系统连接有上位机，所述上位机与03？形成双向通信连接；
[0006]所述异构系统的动态加载方法包括:
[0007]当03？需要加载程序时，上位机向03？发送03？程序数据，03？将接收的03？程序数据存入00尺3内存中；当03？将接收的03？程序数据存入00尺3内存之后，08？向？？以发送第二 ？匕81！存储器空载命令，同时向上位机发送第一结束标志；？？以收到第二存储器空载命令后，切断03？与第二存储器之间的数据传输通路，上位机收到第一结束标志后，向03？发送第一 ？1狀1！存储器写入命令；03？根据接收的第一 ？匕81！存储器写入命令，将0083内存中的03？程序数据写入第一？匕也存储器中；当03？将03？程序数据写入第一 ？匕81！存储器之后，使03？重新上电，完成03？程序数据的加载；
[0008]当？？以需要加载程序时，上位机向03？发送？？以程序数据，03？将接收的？？以程序数据存入00尺3内存中；当03？接收的？?以程序数据存入00尺3内存之后，03？向？?以发送第二 ？匕81！存储器加载命令，同时向上位机发送第三结束标志；？？以收到第二存储器加载命令后，接通03？与第二？匕也存储器之间的数据传输通路，上位机收到第三结束标志后，向03？发送第二存储器写入命令；03？根据接收的第二 ？匕81！存储器写入命令，将0083内存中的？?以程序数据写入第二？匕也存储器中；当03？将？?以程序数据写入第二？匕也存储器之后，08？向上位机发送第四结束标志；上位机收到第四结束标志之后，向03？发送？？以复位命令，03？将接收到的？？以复位命令转发至？？以；？？6^收到？？以复位命令之后，复位？？以的每个3？1信号，之后，拉低信号500仙，使？？以完成？？以程序数据的加载。
[0009]本发明的特点和进一步改进在于:
[0010]当03？需要加载程序时，08？将03？程序数据写入第一口匕也存储器之后，08？向上位机发送第二结束标志；上位机收到第二结束标志之后，向03？发送03？复位命令，08？将接收的03？复位命令转发到根据收到的03？复位命令，控制03？重新上电，使08？完成03？程序数据的加载。
[0011]所述上位机通过以太网电连接03？，使上位机形成双向通信连接；当03？需要加载程序时，08？通过上位机进行数据交互；当？?以需要加载程序时，08？通过上位机进行数据交互。
[0012]本发明的有益效果为:
[0013]1)本发明中，以03？和？?以为核心芯片，无需额外的控制芯片。避免了传统方法需要额外的控制芯片，移植性不强的特点。相比于传统方法移植性强，适用于各类以？？以及03？为主要处理芯片的异构系统。
[0014]2)本发明的加载选用以太网接口作为上位机和03？的数据传输通道，作用距离相比以往传统方法大大提高。实现了远程动态加载。同时以以太网作为数据传输通道，为后期实现远程无线动态加载提供了更好的研究平台。
【专利附图】
【附图说明】
[0015]图1为本发明的异构系统的总体结构示意图；
[0016]图2为本发明的一种异构系统的多模式动态加载方法的第一流程示意图；
[0017]图3为本发明的一种异构系统的多模式动态加载方法的第二流程示意图。
【具体实施方式】
[0018]下面结合附图对本发明作进一步说明:
[0019]参照图1，为本发明的异构系统的总体结构示意图。该异构系统电连接有上位机，所述上位机与03？形成双向通信连接；具体地，上位机通过网线、耵-45网口、以及高速串行接口与03？连接。本发明实施例中，该异构系统包括03？、？？以、第一？匕也存储器、第二 ？匕81！存储器，03？与第一几…!!存储器通过3？1总线连接，其中第一几…!!存储器的片选信号通过030线连接到03？的3？1接口的第一片选信号；03？的3？1接口的时钟信号通过0^线连接到驱动芯片％74八的信号输入端。驱动芯片％74八输出两路驱动能力增强的输出信号，其中一路输出信号经0^0线接到第一存储器的时钟信号输入端，另一路输出信号经0^1线连接到第二存储器的时钟信号输入端。03？的3？1接口的第二片选信号经线连接到？？以的第一 10引脚；第二几…!!存储器的片选信号通过081线连接到？？以的第二 10引脚；03？的3？1接口的数据输入输出端通过复用方式分别连接到第一存储器和第二存储器的数据输出输入端；第二几…!!存储器的数据输入输出端还分别电连接？?以的第三10引脚和第四10引脚上。同时，03？还外挂4片00尺3内存，这四片001？3内存的总容量为2⑶。
[0020]本发明实施例中，08？的型号为113320(:6678,但不限于该型号；？？以的型号为^067^2401,但不限于该型号；每个几…!!存储器的型号为吧50128八1123240？，但不限于该型号。
[0021]参照图2，为本发明的一种异构系统的多模式动态加载方法的第一流程示意图。参照图3，为本发明的一种异构系统的多模式动态加载方法的第二流程示意图。该异构系统的动态加载方法包括:
[0022]当03？需要加载程序时，依次对03？的每个核进行程序加载；对03？的每个核进行程序加载的过程为:上位机向03？的对应核发送第一？匕也存储器需要写入的通知，通知08？对应核将有要写入第一存储器的数据进行传输；上位机在向03？对应核发送通知的同时，将03？对应核需要加载的程序数据(记为03？对应核的程序数据)通过编译软件编译生成13001: 103(161'烧写文件(.0111:文件)，由转换工具将该13001: 103(161'烧写文件转换为.(1社文件，上位机通过以太网接口将.(1社文件发送到03？的对应核，03？的对应核将该.(1社文件放在0083内存的指定地址((^80000000但不唯一)。当03？的对应核将接收的.(1社文件存入001？3内存之后，03？的对应核向？？以发送第二打狀卜存储器空载命令，同时向上位机发送第一结束标志。收到第二存储器空载命令后，忽略031(181)信号，将031信号在赋值为1 (高电平无效)，其余3？1引脚赋值为高阻，使03？与第二
存储器之间的数据传输通路断开，上位机收到第一结束标志后，确定03？对应核的程序数据传输完毕，此时上位机向03？的对应核发送第一？匕也存储器写入命令。08？的对应核根据接收的第一存储器写入命令，使能(:30将0083内存中的03？对应核的程序数据写入第一？13811存储器中；03？的对应核向上位机发送第二结束标志，告知第一？13811存储器写入数据完毕。上位机收到03？的每个核发送的第二结束标志之后，向03？发送03？复位命令，03？将接收的03？复位命令通过⑶10接口转发到控制03？的上电顺序及时钟)，？？以根据收到的03？复位命令，控制03？重新上电(控制为03？供电的电源芯片)，使03？完成03？程序数据的加载。
[0023]当？？以需要加载程序时，上位机向03？发送第二存储器需要写入的通知，通知03？对应核将有要写入第一二匕也存储器的数据进行传输；上位机在向03？发送第二
存储器需要写入的通知的同时，将？？以需要加载的程序数据(记为？？以程序数据)通过编译器生成烧写文件(.131^文件)，上位机通过以太网接口将该烧写文件发送到03？，08？将该烧写文件文件放在0083内存的指定地址((^80000000但不唯一)。当03？接收的烧写文件存入001？3内存之后，03？向？?以发送第二？匕也存储器加载命令，同时向上位机发送第三结束标志；？？以收到第二存储器加载命令后，将(:31(181)赋值给031信号，其余3？1引脚赋值为高阻，上位机收到第三结束标志后，向03？发送第二？匕也存储器写入命令。03？根据接收的第二？匕也存储器写入命令，使能(:31将0083内存中的？?以程序数据写入第二存储器中；当03？将？？以程序数据写入第二存储器之后，08？向上位机发送第四结束标志，告知第二？匕也存储器写入完毕，上位机收到第四结束标志之后，向03？发送？？以复位命令，03？将接收到的？？以复位命令转发至？？以；？？6^收到？？以复位命令之后，复位？？以的每个3？1信号，之后，拉低信号500仙，使？？以完成？？以程序数据的加载。
[0024]综上所述，本发明以03？和？？以为核心芯片。各个加载功能模块以软件模块形式集成到两个芯片中，无需额外的控制芯片。同时，本发明完成了对板卡上两种处理器芯片的加载工作。适用于各类以及03？为主要处理芯片的异构系统。
[0025]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种异构系统的多模式动态加载方法，其特征在于，所述异构系统包括DSP、FPGA、第一 Flash存储器、第二 Flash存储器，所述DSP和FPGA形成双向通信连接，所述DSP分别通过SPI总线分别电连接第一 Flash存储器和第二 Flash存储器，所述FPGA通过SPI总线电连接第二 Flash存储器，所述DSP加载有DDR3内存；所述异构系统电连接有上位机，所述上位机与DSP形成双向通信连接； 所述异构系统的动态加载方法包括: 当DSP需要加载程序时，上位机向DSP发送DSP程序数据，DSP将接收的DSP程序数据存入DDR3内存中；当DSP将接收的DSP程序数据存入DDR3内存之后，DSP向FPGA发送第二 Flash存储器空载命令，同时向上位机发送第一结束标志；FPGA收到第二 Flash存储器空载命令后，切断DSP与第二 Flash存储器之间的数据传输通路，上位机收到第一结束标志后，向DSP发送第一 Flash存储器写入命令；DSP根据接收的第一 Flash存储器写入命令，将DDR3内存中的DSP程序数据写入第一 Flash存储器中；当DSP将DSP程序数据写入第一Flash存储器之后，使DSP重新上电，完成DSP程序数据的加载； 当FPGA需要加载程序时，上位机向DSP发送FPGA程序数据，DSP将接收的FPGA程序数据存入DDR3内存中；当DSP接收的FPGA程序数据存入DDR3内存之后，DSP向FPGA发送第二 Flash存储器加载命令，同时向上位机发送第三结束标志；FPGA收到第二 Flash存储器加载命令后，接通DSP与第二Flash存储器之间的数据传输通路，上位机收到第三结束标志后，向DSP发送第二 Flash存储器写入命令；DSP根据接收的第二 Flash存储器写入命令，将DDR3内存中的FPGA程序数据写入第二 Flash存储器中；当DSP将FPGA程序数据写入第二 Flash存储器之后，DSP向上位机发送第四结束标志；上位机收到第四结束标志之后，向DSP发送FPGA复位命令，DSP将接收到的FPGA复位命令转发至FPGA ；FPGA收到FPGA复位命令之后，复位FPGA的每个SPI信号，之后，拉低PROG_B信号500ns，使FPGA完成FPGA程序数据的加载。
2.如权利要求1所述的一种异构系统的动态加载方法，其特征在于，当DSP需要加载程序时，DSP将DSP程序数据写入第一 Flash存储器之后，DSP向上位机发送第二结束标志；上位机收到第二结束标志之后，向DSP发送DSP复位命令，DSP将接收的DSP复位命令转发到FPGA，FPGA根据收到的DSP复位命令，控制DSP重新上电，使DSP完成DSP程序数据的加载。
3.如权利要求1所述的一种异构系统的动态加载方法，其特征在于，所述上位机通过以太网电连接DSP，使上位机形成双向通信连接；当DSP需要加载程序时，DSP通过上位机进行数据交互；当FPGA需要加载程序时，DSP通过上位机进行数据交互。
【文档编号】G06F12/02GK104461660SQ201410842573
【公开日】2015年3月25日 申请日期:2014年12月30日 优先权日:2014年12月30日
【发明者】全英汇, 宋亚坪, 李亚超, 王金龙, 肖川江, 施佳刚 申请人:西安电子科技大学