一种高速单线总线通讯的隔离电路的制作方法

本实用新型涉及一线总线的隔离通讯电路技术领域，具体为一种高速单线总线通讯的隔离电路。

背景技术：

现有的一线总线的隔离通讯方式的方式基本都使用高速光耦来实现隔离通讯功能，但是由于电路本身有逻辑互锁问题，在电路调试及使用过程中会出现电路误锁定、多从机状态匹配性差，系统时序延迟长等缺点。

技术实现要素：

本实用新型的目的在于提供一种高速单线总线通讯的隔离电路，可有效提高通信可靠性、提高信噪比、降低通讯波形失真率以及降低传播延时，可以解决现有技术中的问题。

为实现上述目的，本实用新型提供如下技术方案：一种高速单线总线通讯的隔离电路，包括通讯处理芯片ic1、数字隔离器ic2和驱动器ic3，所述数字隔离器ic2的1脚连接通讯处理芯片ic1的1脚，数字隔离器ic2的5脚与通讯处理芯片ic1的4脚连接于地，数字隔离器ic2的6脚连接电阻r5，同时数字隔离器ic2的6脚连接通讯处理芯片ic1的3脚，数字隔离器ic2的7脚连接电阻r2，同时数字隔离器ic2的7脚连接通讯处理芯片ic1的2脚，所述通讯处理芯片ic1的5脚与驱动器ic3的3脚、4脚连接于地，通讯处理芯片ic1的6脚连接驱动器ic3的2脚，通讯处理芯片ic1的7脚连接电阻r2，电阻r2连接串联二极管d1、电阻r1的电路接口，通讯处理芯片ic1的8脚连接驱动器ic3的1脚，同时通讯处理芯片ic1的8脚连接串联二极管d1、电阻r1。

优选的，所述驱动器ic3的5脚连接电阻r4，电阻r4连接串联二极管d1、电阻r1的电路接口，驱动器ic3的6脚连接电阻r6，电阻r6连接滤波器fe1。

优选的，所述串联二极管d1、电阻r1连接滤波器fe1，滤波器fe1连接二极管d2。

优选的，所述通讯处理芯片ic1的型号为p82b96。

优选的，所述数字隔离器ic2的型号为iso7721dr。

优选的，所述驱动器ic3的型号为ucc27511。

与现有技术相比，本实用新型的有益效果如下：

本高速单线总线通讯的隔离电路，通过通讯处理芯片ic1将需要通讯的内容分收发端口后，通过双向双通道的数字隔离器ic2进行收发内容隔离处理，再经过驱动器ic3发出端功率能力的放大处理，就可以有提高信号的功率、降低阻抗能力，因而可有效提高通信可靠性，提高信噪比，降低通讯波形失真率，降低传播延时。

附图说明

图1为本实用新型的电路原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，一种高速单线总线通讯的隔离电路，包括通讯处理芯片ic1、数字隔离器ic2和驱动器ic3，其中，数字隔离器ic2的1脚连接通讯处理芯片ic1的1脚，数字隔离器ic2的5脚与通讯处理芯片ic1的4脚连接于地，数字隔离器ic2的6脚连接电阻r5，同时数字隔离器ic2的6脚连接通讯处理芯片ic1的3脚，数字隔离器ic2的7脚连接电阻r2，同时数字隔离器ic2的7脚连接通讯处理芯片ic1的2脚，通讯处理芯片ic1的5脚与驱动器ic3的3脚、4脚连接于地，通讯处理芯片ic1的6脚连接驱动器ic3的2脚，通讯处理芯片ic1的7脚连接电阻r2，电阻r2连接串联二极管d1、电阻r1的电路接口，通讯处理芯片ic1的8脚连接驱动器ic3的1脚，同时通讯处理芯片ic1的8脚连接串联二极管d1、电阻r1，串联二极管d1、电阻r1连接滤波器fe1，滤波器fe1连接二极管d2，驱动器ic3的5脚连接电阻r4，电阻r4连接串联二极管d1、电阻r1的电路接口，驱动器ic3的6脚连接电阻r6，电阻r6连接滤波器fe1。

上述中，通讯处理芯片ic1的型号为p82b96，数字隔离器ic2的型号为iso7721dr，驱动器ic3的型号为ucc27511，故当单总线信号进入数字隔离器ic2的sx引脚后，该数字隔离器ic2便会将该信号分为rx、tx两个端口，rx为读取端，tx为输出端，由于该芯片是集电极开路输出，所以增加了电阻r2、电阻r5作为上拉电阻。

由于ic2为双通道双向的通用型数字隔离器，因该电路的隔离功能是由该芯片完成的；而ic3为通用驱动器，当in+输入高电平信号时out-h输出高电平、out-l悬空；当in+输入低电平时out-h悬空、out-l下拉至低电平。二极管d1与电阻r1为1-wire总线提供上拉，电阻r3做保护隔离器端口使用，电阻r4为限流电阻，用作限制驱动器ic3的下拉能力。

电阻r6为负载电阻，为out-h的输出做负载使用，滤波器fe1与二极管d2为滤波防护电路，用以保护芯片端口使用；而多设备并联使用只需要把多台设备的1-wire+与1-wire+并联、1-wire-与1-wire-并联即可。

本高速单线总线通讯的隔离电路，通过通讯处理芯片ic1将需要通讯的内容分收发端口后，通过双向双通道的数字隔离器ic2进行收发内容隔离处理，再经过驱动器ic3发出端功率能力的放大处理，就可以有提高信号的功率、降低阻抗的能力，因而提高通信可靠性、提高信噪比、降低通讯波形失真率以及降低传播延时，故可有效解决现有技术问题。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

技术特征：

1.一种高速单线总线通讯的隔离电路，包括通讯处理芯片ic1、数字隔离器ic2和驱动器ic3，其特征在于：所述数字隔离器ic2的1脚连接通讯处理芯片ic1的1脚，数字隔离器ic2的5脚与通讯处理芯片ic1的4脚连接于地，数字隔离器ic2的6脚连接电阻r5，同时数字隔离器ic2的6脚连接通讯处理芯片ic1的3脚，数字隔离器ic2的7脚连接电阻r2，同时数字隔离器ic2的7脚连接通讯处理芯片ic1的2脚，所述通讯处理芯片ic1的5脚与驱动器ic3的3脚、4脚连接于地，通讯处理芯片ic1的6脚连接驱动器ic3的2脚，通讯处理芯片ic1的7脚连接电阻r2，电阻r2连接串联二极管d1、电阻r1的电路接口，通讯处理芯片ic1的8脚连接驱动器ic3的1脚，同时通讯处理芯片ic1的8脚连接串联二极管d1、电阻r1。

2.根据权利要求1所述的一种高速单线总线通讯的隔离电路，其特征在于：所述驱动器ic3的5脚连接电阻r4，电阻r4连接串联二极管d1、电阻r1的电路接口，驱动器ic3的6脚连接电阻r6，电阻r6连接滤波器fe1。

3.根据权利要求1所述的一种高速单线总线通讯的隔离电路，其特征在于：所述串联二极管d1、电阻r1连接滤波器fe1，滤波器fe1连接二极管d2。

4.根据权利要求1所述的一种高速单线总线通讯的隔离电路，其特征在于：所述通讯处理芯片ic1的型号为p82b96。

5.根据权利要求1所述的一种高速单线总线通讯的隔离电路，其特征在于：所述数字隔离器ic2的型号为iso7721dr。

6.根据权利要求1所述的一种高速单线总线通讯的隔离电路，其特征在于：所述驱动器ic3的型号为ucc27511。

技术总结
本实用新型公开了一种高速单线总线通讯的隔离电路，包括通讯处理芯片IC1、数字隔离器IC2和驱动器IC3，所述数字隔离器IC2的1脚连接通讯处理芯片IC1的1脚，数字隔离器IC2的5脚与通讯处理芯片IC1的4脚连接于地，数字隔离器IC2的6脚连接电阻R5，同时数字隔离器IC2的6脚连接通讯处理芯片IC1的3脚，数字隔离器IC2的7脚连接电阻R2，同时数字隔离器IC2的7脚连接通讯处理芯片IC1的2脚。本高速单线总线通讯的隔离电路，可有效提高通信可靠性、提高信噪比、降低通讯波形失真率以及降低传播延时。

技术研发人员：林思羽;伏旭;王睿;汪凯;刘春辉;赵宁
受保护的技术使用者：青岛正伟电源有限公司
技术研发日：2020.12.16
技术公布日：2021.06.18