本公开涉及一种数据处理系统、缓冲电路与缓冲电路的操作方法，尤指一种防止功率突波的数据处理系统、缓冲电路与缓冲电路的操作方法。
背景技术：
：：1、随着消费性电子产品的功能日趋复杂，在数字电路系统中的多个电路块使用多个频率信号是常见的设计手段，亦即多个电路块可能属于不同的时钟域(clock domain)。数据信号在不同的时钟域之间传输时容易出现亚稳态(metastable state)，亚稳态可能使得数据信号在传输过程中变化为错误的电平。为了克服此问题，可以将缓冲电路设置在跨时钟域的数据传送路径上以用于暂存数据信号，以确保数据接收端能采样到稳定的数据信号。一般而言，缓冲电路会依据其剩余存储空间选择性地中断数据传输操作。然而，电路运作的突然中断会导致功率剧烈变化而容易引起功率突波(power ripple)。技术实现思路1、本公开提供一种缓冲电路，其包括存储器电路与控制电路。存储器电路用于储存来自数据传送装置的输入数据，并用于将输出数据传送至数据接收装置。控制电路用于计算存储器电路的剩余数据量，且用于依据剩余数据量产生控制信号。剩余数据量代表存储器电路中将被传送的数据量。若控制信号用于控制数据传送装置产生写入时钟信号，控制电路在剩余数据量上升时，通过控制信号降低写入时钟信号的频率。若控制信号用于控制数据接收装置产生读取时钟信号，控制电路在剩余数据量下降时，通过控制信号降低写入时钟信号的频率。2、本公开提供一种缓冲电路的操作方法，其包括以下流程：储存来自数据传送装置的输入数据至存储器电路，以自存储器电路将输出数据传送至数据接收装置；计算存储器电路的剩余数据量，其中剩余数据量代表存储器电路中将被传送的数据量；以及依据剩余数据量调整控制信号的工作周期。依据剩余数据量产生控制信号包括以下流程：若控制信号用于控制数据传送装置产生写入时钟信号，在剩余数据量上升时，通过控制信号降低写入时钟信号的频率；以及若控制信号用于控制数据接收装置产生读取时钟信号，在剩余数据量下降时，通过控制信号降低读取时钟信号的频率。3、本公开提供一种数据处理系统，其包括数据传送装置、数据接收装置、存储器电路与控制电路。数据传送装置用于产生写入时钟信号。数据接收装置用于产生读取时钟信号。存储器电路用于储存来自数据传送装置的输入数据，并用于将输出数据传送至数据接收装置。控制电路用于计算存储器电路的剩余数据量，且用于依据剩余数据量产生控制信号。剩余数据量代表存储器电路中将被传送的数据量。若控制信号用于控制数据传送装置产生写入时钟信号，控制电路在剩余数据量上升时，通过控制信号降低写入时钟信号的频率。若控制信号用于控制数据接收装置产生读取时钟信号，控制电路在剩余数据量下降时，通过控制信号降低读取时钟信号的频率。4、上述缓冲电路、缓冲电路的操作方法与数据处理系统的优点之一是能防止功率突波。技术特征：1.一种缓冲电路，包括：2.如权利要求1所述的缓冲电路，其中若该控制信号用于停止使该数据传送装置产生该写入时钟信号，该控制电路在该剩余数据量上升时，增加该控制信号的工作周期，3.如权利要求1所述的缓冲电路，其中该存储器电路依据该数据传送装置的该写入时钟信号执行写入操作以储存该输入数据，且该存储器电路依据该数据接收装置的该读取时钟信号执行读取操作以将该输出数据传送至该数据接收装置。4.如权利要求1所述的缓冲电路，其中若该控制信号用于停止使该数据传送装置产生该写入时钟信号，该控制电路用于比较该剩余数据量与大小不同的多个第一阈值，该控制电路在该剩余数据量上升达到该多个第一阈值之一时，增加该控制信号的脉冲宽度，在该剩余数据量上升达到该多个第一阈值中的最大者时，该控制电路将该控制信号的工作周期设为100％，5.如权利要求1所述的缓冲电路，其中该数据传送装置和该数据接收装置位于不同时钟域。6.如权利要求1所述的缓冲电路，其中该数据传送装置和该数据接收装置位于相同时钟域，且该数据传送装置和该数据接收装置执行异步数据传输。7.如权利要求1所述的缓冲电路，其中该存储器电路具有写入指针和读取指针，该控制电路将该写入指针减去该读取指针以得到该剩余数据量。8.一种缓冲电路的操作方法，包括：9.如权利要求8所述的方法，其中依据该剩余数据量产生该控制信号还包括：10.一种数据处理系统，包括：技术总结一种缓冲电路，其包括存储器电路与控制电路。存储器电路用于储存来自数据传送装置的输入数据，并用于将输出数据传送至数据接收装置。控制电路用于计算存储器电路的剩余数据量，且用于依据剩余数据量产生控制信号。剩余数据量代表存储器电路中将被传送的数据量。若控制信号用于控制数据传送装置产生写入时钟信号，控制电路在剩余数据量上升时，通过控制信号降低写入时钟信号的频率。若控制信号用于控制数据接收装置产生读取时钟信号，控制电路在剩余数据量下降时，通过控制信号降低读取时钟信号的频率。技术研发人员：杨尚原,吴柏贤,陈焕文受保护的技术使用者：瑞昱半导体股份有限公司技术研发日：技术公布日：2024/1/13