一种多电平标准串口通信电路的制作方法

1.本实用新型涉及一种多电平标准串口通信电路。


背景技术：

2.新一代配电网的建设对自动化要求提升，10kv开关控制器的智能化水平越来越高，配电主站作为整个运维与调度的核心，其与开关控制器的通信就显得尤为重要。开关控制器安装现场如果不具备电力光纤接入，一般会扩展通信管理机或者无线通信模块作为与主站的信息交互通道。无线通信模块一般需要rs232接口，通信管理机一般需要rs485接口。这样，开关控制器为了适应rs232接口或rs485接口的不同现场要求，一般需要处理器利用2个独立的串口资源实现两种电平接口，造成资源的浪费。


技术实现要素：

3.为解决上述技术问题，本实用新型提供了一种多电平标准串口通信电路。
4.本实用新型通过以下技术方案得以实现。
5.本实用新型提供的一种多电平标准串口通信电路；包括处理器，处理器的输入端与或门电路连接，或门电路的输入端与电平转换电路连接，处理器的输出端与电平转换模块连接，电平转换模块的输入端与模拟多路开关模块连接。
6.所述模拟多路开关模块包括模数转换器u1和模数转换器u2，
7.模数转换器u1和模数转换器u2的s2a和s2b引脚分别与收发器 u3和收发器u8的a、b引脚连接，s2a和s2b引脚之间还连接有一个 1kω的电阻，其s3a和s3b引脚分别与处理器连接；
8.模数转换器u1的s1a和s1b引脚输入信号usart1 tx，模数转换器u1的da和db引脚分别连接在排阻p2上，排阻p2的公共端接地，其da和db引脚之间通过瞬态二极管d2连接，da和db引脚还分别通过瞬态二极管d1和瞬态二极管d3接地；
9.模数转换器u2的da和db引脚分别连接在排阻p3上，排阻p3的公共端接地，其da和db引脚之间通过瞬态二极管d5连接，da和db 引脚还分别通过瞬态二极管d4和瞬态二极管d6接地；模数转换器u1 和模数转换器u2的vss和vdd引脚分别与15v电源的正负极连接，并分别通过电容接地，模数转换器u2的s1b引脚输入信号usart2 tx；
10.模数转换器u1和模数转换器u2的en、a1、a0引脚分别输入两组multi。
11.所述或门电路包括逻辑芯片u4和逻辑芯片u7，所述逻辑芯片u4 和逻辑芯片u7的a引脚分别与模数转换器u1和模数转换器u2的s2a 引脚连接，逻辑芯片u4和逻辑芯片u7的c引脚分别与处理器的 r2out和r1out引脚连接，其y引脚分别输入信号usart1 rx和 usart2 rx，其电源端均输入3v电源且通过电容接地。
12.所述电平转换模块包括收发器u3和收发器u8，收发器u3和收发器u8的ro引脚分别与逻辑芯片u4和逻辑芯片u7的b脚连接，其di引脚分别与单片机的t1in引脚和t2in引脚连接并分别输入usart1 tx 和usart2 tx信号，其re和de引脚输入功率放大信号。
13.所述处理器为adm3202atuz驱动器芯片。
14.所述模数转换器u1和模数转换器u2为adg409brz。
15.所述收发器u3和收发器u8为adm3485earz。
16.所述逻辑芯片u4和逻辑芯片u7为sn74lvc11dbvr。
17.本实用新型的有益效果在于：在设备进行串口通信时电路能够快速匹配总线电平进行串口通信。
附图说明
18.图1是本实用新型的原理示意图；
19.图2是本实用新型的电路原理结构示意图；
具体实施方式
20.下面进一步描述本实用新型的技术方案，但要求保护的范围并不局限于所述。
21.一种多电平标准串口通信电路；包括处理器，处理器的输入端与或门电路连接，或门电路的输入端与电平转换电路连接，处理器的输出端与电平转换模块连接，电平转换模块的输入端与模拟多路开关模块连接。处理器模块根据输入电平标准控制模拟多路开关切换不同电平转换模块,电平转换模块输出信号经过或门电路送至处理器单元。本实用新型解决了，在设备进行串口通信时能够快速匹配总线电平进行串口通信
22.所述模拟多路开关模块包括模数转换器u1和模数转换器u2，模数转换器u1和模数转换器u2的s2a和s2b引脚分别与收发器u3和收发器u8的a、b引脚连接，s2a和s2b引脚之间还连接有一个 1kω的电阻，其s3a和s3b引脚分别与处理器连接；
23.模数转换器u1的s1a和s1b引脚输入信号usart1 tx，模数转换器u1的da和db引脚分别连接在排阻p2上，排阻p2的公共端接地，其da和db引脚之间通过瞬态二极管d2连接，da和db引脚还分别通过瞬态二极管d1和瞬态二极管d3接地；
24.模数转换器u2的da和db引脚分别连接在排阻p3上，排阻p3的公共端接地，其da和db引脚之间通过瞬态二极管d5连接，da和db 引脚还分别通过瞬态二极管d4和瞬态二极管d6接地；模数转换器u1 和模数转换器u2的vss和vdd引脚分别与15v电源的正负极连接，并分别通过电容接地，模数转换器u2的s1b引脚输入信号usart2 tx；
25.模数转换器u1和模数转换器u2的en、a1、a0引脚分别输入两组multi。
26.所述或门电路包括逻辑芯片u4和逻辑芯片u7，所述逻辑芯片u4 和逻辑芯片u7的a引脚分别与模数转换器u1和模数转换器u2的s2a 引脚连接，逻辑芯片u4和逻辑芯片u7的c引脚分别与处理器的 r2out和r1out引脚连接，其y引脚分别输入信号usart1 rx和 usart2 rx，其电源端均输入3v电源且通过电容接地。
27.所述电平转换模块包括收发器u3和收发器u8，收发器u3和收发器u8的ro引脚分别与逻辑芯片u4和逻辑芯片u7的b脚连接，其di引脚分别与单片机的t1in引脚和t2in引脚连接并分别输入usart1 tx 和usart2 tx信号，其re和de引脚输入功率放大信号。
28.所述处理器为adm3202atuz驱动器芯片。
29.所述模数转换器u1和模数转换器u2为adg409brz。
30.所述收发器u3和收发器u8为adm3485earz。
31.所述逻辑芯片u4和逻辑芯片u7为sn74lvc11dbvr。


技术特征：
1.一种多电平标准串口通信电路，其特征在于：包括处理器，处理器的输入端与或门电路连接，或门电路的输入端与电平转换电路连接，处理器的输出端与电平转换模块连接，电平转换模块的输入端与模拟多路开关模块连接。2.如权利要求1所述的多电平标准串口通信电路，其特征在于：所述模拟多路开关模块包括模数转换器u1和模数转换器u2，模数转换器u1和模数转换器u2的s2a和s2b引脚分别与收发器u3和收发器u8的a、b引脚连接，s2a和s2b引脚之间还连接有一个1kω的电阻，其s3a和s3b引脚分别与处理器连接；模数转换器u1的s1a和s1b引脚输入信号usart1 tx，模数转换器u1的da和db引脚分别连接在排阻p2上，排阻p2的公共端接地，其da和db引脚之间通过瞬态二极管d2连接，da和db引脚还分别通过瞬态二极管d1和瞬态二极管d3接地；模数转换器u2的da和db引脚分别连接在排阻p3上，排阻p3的公共端接地，其da和db引脚之间通过瞬态二极管d5连接，da和db引脚还分别通过瞬态二极管d4和瞬态二极管d6接地；模数转换器u1和模数转换器u2的vss和vdd引脚分别与15v电源的正负极连接，并分别通过电容接地，模数转换器u2的s1b引脚输入信号usart2 tx；模数转换器u1和模数转换器u2的en、a1、a0引脚分别输入两组multi。3.如权利要求1所述的多电平标准串口通信电路，其特征在于：所述或门电路包括逻辑芯片u4和逻辑芯片u7，所述逻辑芯片u4和逻辑芯片u7的a引脚分别与模数转换器u1和模数转换器u2的s2a引脚连接，逻辑芯片u4和逻辑芯片u7的c引脚分别与处理器的r2out和r1out引脚连接，其y引脚分别输入信号usart1 rx和usart2 rx，其电源端均输入3v电源且通过电容接地。4.如权利要求1所述的多电平标准串口通信电路，其特征在于：所述电平转换模块包括收发器u3和收发器u8，收发器u3和收发器u8的ro引脚分别与逻辑芯片u4和逻辑芯片u7的b脚连接，其di引脚分别与单片机的t1in引脚和t2in引脚连接并分别输入usart1 tx和usart2 tx信号，其re和de引脚输入功率放大信号。5.如权利要求1所述的多电平标准串口通信电路，其特征在于：所述处理器为adm3202atuz驱动器芯片。6.如权利要求2所述的多电平标准串口通信电路，其特征在于：所述模数转换器u1和模数转换器u2为adg409brz。7.如权利要求4所述的多电平标准串口通信电路，其特征在于：所述收发器u3和收发器u8为adm3485earz。8.如权利要求4所述的多电平标准串口通信电路，其特征在于：所述逻辑芯片u4和逻辑芯片u7为sn74lvc11dbvr。

技术总结
本实用新型提供了一种多电平标准串口通信电路；包括处理器，处理器的输入端与或门电路连接，或门电路的输入端与电平转换电路连接，处理器的输出端与电平转换模块连接，电平转换模块的输入端与模拟多路开关模块连接。本实用新型在设备进行串口通信时电路能够快速匹配总线电平进行串口通信。匹配总线电平进行串口通信。匹配总线电平进行串口通信。


技术研发人员：向秋林 何宗林 蒙贵荣 年维 王玉航 严蕊 田前艳 田茂蛟 解华刚
受保护的技术使用者：贵阳永青仪电科技有限公司
技术研发日：2021.04.02
技术公布日：2021/10/8