直方图统计装置的制作方法

1.本实用新型涉及数据处理领域，尤其涉及一种直方图统计装置。


背景技术：

2.直方图统计在硬件实现过程中，常见的实现方式是通过sram(static random-access memory，静态随机存取存储器)来对像素灰度信息或深度信息进行数据统计，这种方式性能较差。也有通过寄存器来对像素灰度信息或深度信息数据进行统计，虽然这种方式性能较好，但是芯片占用面积会显著增加。当前直方图统计在硬件实现过程时，存在性能较差或者芯片占用面积过大的问题。


技术实现要素：

3.有鉴于此，本实用新型实施例提供了一种直方图统计装置，用以解决当前直方图统计在硬件实现过程时，存在性能较差或者芯片占用面积过大的问题。
4.本实用新型实施例提供了一种直方图统计装置，包括：
5.光传感器，用于获取像素点的像素坐标信息和像素深度信息；
6.选择电路，用于选择二维成像统计模式或三维成像统计模式，当选择所述二维成像统计模式时，存储模块的地址根据所述像素坐标信息查找，当选择所述三维成像统计模式时，所述存储模块的地址根据所述像素深度信息查找，其中，所述存储模块包括寄存器和静态随机存取存储器；
7.所述寄存器，用于存储低位信息，所述低位信息包括像素点曝光计数值的低位位数；
8.所述静态随机存取存储器，用于存储高位信息，所述高位信息包括所述像素点曝光计数值的高位位数，所述低位位数的位宽和所述高位位数的位宽相加为所述像素点曝光计数值的位宽；
9.算数逻辑单元，用于对所述寄存器的数据进行累加操作或递减操作，或者，用于对所述静态随机存取存储器的数据进行所述累加操作或所述递减操作，其中，所述累加操作或所述递减操作的过程中采用的步数相同；
10.比较器，用于当所述寄存器中的任意单元中的数据达到目标计数值时，触发计数使能信号，所述计数使能信号用于控制所述算数逻辑单元对与寄存器地址对应的所述静态随机存取存储器的数据进行所述累加操作或所述递减操作。
11.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述装置还包括：
12.拼接模块，用于根据所述存储模块的地址，找到对应的寄存器单元和静态随机存取存储器单元，拼接所述低位信息和所述高位信息，得到直方图统计信息；
13.数据处理模块，用于采用筛选算法对所述直方图统计信息进行处理，得到处理信息；
14.数据输出模块，用于采用数据接口，将接收的所述直方图统计信息或所述处理信
息按照预定格式输出。
15.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述低位位数的位宽等于所述高位位数的位宽，或者，所述低位位数的位宽与所述高位位数的位宽的比值为1:3，或者，所述低位位数的位宽与所述高位位数的位宽的比值为3:1。
16.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述目标计数值为2
a-1，所述a为所述低位位数的位宽。
17.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述步数为+1。
18.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述寄存器存储的所述低位信息和/或所述静态随机存取存储器存储的所述高位信息采用格雷码表示。
19.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述像素点曝光计数值的低位位数对应地址采用多级译码的方式查找。
20.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述筛选算法包括匹配滤波算法和峰值算法。
21.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述寄存器包括一个或多个端口。
22.如上所述的直方图统计装置，进一步提供一种该装置的实现，所述算数逻辑单元包括第一累加器和第二累加器，所述第一累加器用于对所述寄存器中的数据进行累加1的操作；所述第二累加器用于对所述静态随机存取存储器中的数据进行所述累加1的操作。
23.在本实用新型实施例中，提供了一种包括光传感器、选择电路、寄存器、静态随机存取存储器、算数逻辑单元和比较器的直方图统计装置。该直方图统计装置采用寄存器和静态随机结合的方式，利用算数逻辑单元、比较器等硬件部件，将像素点曝光计数值按照低位、高位分别存储在寄存器和静态随机存取存储器中，使得直方图统计装置能够在硬件实现直方图统计过程中，灵活结合寄存器和静态随机存取存储器，完成直方图统计。该直方图统计装置能够均衡直方图统计过程中的性能和芯片占用面积问题，灵活实现芯片性能提升或芯片占用面积下降的效果。
附图说明
24.为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
25.图1是本实用新型一实施例中一种直方图统计装置的功能模块图；
26.图2是本实用新型一实施例中一种像素点与存储模块中存储空间的映射关系图；
27.图3是本实用新型一实施例中一种直方图统计装置的数据流图；
28.图4是本实用新型一实施例中一种地址总线通过地址译码查找寄存器中存储单元地址的数据流图；
29.图5是本实用新型一实施例中另一种直方图统计装置的功能模块图；
30.图6是本实用新型一实施例中一种直方图统计的方法流程图。
具体实施方式
31.直方图统计在硬件实现过程中，常见的实现方式是通过sram来对像素灰度信息或深度信息进行数据统计。也有一些是通过寄存器来对像素灰度信息或深度信息进行数据统计。其中，sram存储1bit的数据至少需要6个cmos(complementary metal oxide semiconductor，互补金属氧化物半导体)；芯片中寄存器通常采用的是d触发器，存储1bit的数据至少需要46个cmos，因此，同样存储1bit的数据，寄存器占用面积比较大，采用寄存器实现直方图统计存在芯片占用面积过大的问题。sram的读写操作相对于寄存器的读写性能相对要低(sram读写数据所需的时间大概是寄存器读写时间的两倍)，但是面积占用方面比寄存器要小得多。当前直方图统计在硬件实现过程时，存在性能较低或者芯片占用面积过大的问题。
32.为了更好的理解本实用新型的技术方案，下面结合附图对本实用新型实施例进行详细描述。应当明确，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。
33.图1是本实用新型一实施例中一种直方图统计装置的功能模块图。该直方图统计装置可内嵌于机器人设备的芯片上，用于实现二维成像、三维成像的直方图统计。
34.如图1所示，该直方图统计装置包括：
35.光传感器，用于获取像素点的像素坐标信息和像素深度信息。
36.在一实施例中，该光传感器作为直方图统计装置的图像采集模块，负责将光信号转换为电信号，并将电信号转换为数字信号。该光传感器可采集二维、三维的图像信息。其中，二维的图像信息采用像素点的像素坐标信息表示，表示当前传输的像素具体为哪个坐标；三维的图像信息采用像素点的像素深度信息表示，表示图像中每个像素点检测到的距离信息。
37.在一实施例中，光传感器采用如6*80像素的单光子探测器阵列(由单光子雪崩二极管组成)检测光信号。在曝光过程中的某一时刻，有光子触发了单光子探测器阵列中的第n个像素点，则可通过光传感器中的tdc(time-to-digital converter，时间数字转换器)电路检测光子的飞行时间。该飞行时间是tdc转后得到的数字信号，表征的是检测到的物体的距离信息，也即像素深度信息。与此同时，光传感器将第n个像素点的像素坐标信息输出，以根据该像素坐标信息指示该像素深度信息是在哪个像素点产生的。这样，光传感器就完成了对像素坐标信息和像素深度信息的采集，可根据直方图统计装置的实际统计需求选择像素坐标信息或像素深度信息作为存储模块的地址来源。
38.选择电路，用于选择二维成像统计模式或三维成像统计模式，当选择二维成像统计模式时，存储模块的地址根据像素坐标信息查找，当选择三维成像统计模式时，存储模块的地址根据像素深度信息查找，其中，存储模块包括寄存器和静态随机存取存储器。
39.可以理解地，在进行直方图统计时，首先需要确定存储模块的地址来源，也即如何查找存储模块的地址，以根据存储模块的地址存储像素点曝光计数值。
40.本实用新型中，存储模块包括寄存器和静态随机存取存储器，在直方图统计时，结合了两者，分别有序地存储与直方图统计相关的数据。图2是本实用新型一实施例中一种像素点与存储模块中存储空间的映射关系图。从图2中可以看到，像素点具体包括480个，每一
个像素点分别映射对应的存储空间。其中，当选择电路选择的是三维成像统计模式时，存储模块的地址来源为像素深度信息，该深度信息是指像素点检测到的距离信息，该距离信息可通过光子的飞行时间确定，具体可采用100深度的时间单位的存储单元用以表示距离信息。在图2中该100深度的时间单位的存储单元可表现为1个像素点采用100个深度的8bit存储单元，用以存储深度信息。可以理解地，三维成像统计在曝光时间内，每个像素点包括100深度的时间单位，每个时间单位需要8bit的位宽，则假设存储模块中寄存器、sram各占位宽为一半的情况下，总共需要480*100*4bit个寄存器，以及一个480*100*4bit的sram；二维成像统计在曝光时间内，仅统计每个像素点的曝光次数，不包括时间单位，则假设存储模块中寄存器、sram各占位宽为一半的情况下，总共需要寄存器中480*4bit的存储容量，需要sram中480*4bit的存储容量。从图2中可以看到，每个像素点与待访问的存储单元的地址之间存在映射关系，在确定采用三维成像统计模式后，可根据该映射关系确定像素点对应的存储模块的地址，以根据该存储模块的地址存储直方图统计相关的数据。具体地，像素点pix1对应地址addr0-addr99，像素点pix2对应地址addr100-addr199，以此类推，像素点pix480对应地址addr47900-addr47999。其中，每个地址由sram和寄存器分别存储数据。进一步地，在选择电路选择二维成像统计模式时，由于没有时间单位的要求，每个像素点对应一个8bit容量的地址即可，此时占用的存储容量会比采用三维成像统计模式的要小得多。
41.寄存器，用于存储低位信息，低位信息包括像素点曝光计数值的低位位数。
42.静态随机存取存储器，用于存储高位信息，高位信息包括像素点曝光计数值的高位位数，低位位数的位宽和高位位数的位宽相加为像素点曝光计数值的位宽。
43.其中，像素点曝光计数值的位宽是指像素点的存储单元的位数的总数，该存储单元与深度无关，例如，在三维成像统计模式下，存储需要100深度的时间单位，则一个像素点对应100个地址，对应100个存储单元，一个存储单元对应一个地址。如图2所示，sram中的每个存储单元用以存储高4位的像素点曝光计数值，寄存器中的每个存储单元用以存储低4位的像素点曝光计数值，像素点曝光计数值的位宽为8bit。其中，在三维成像统计模式下，像素点pix1对应地址addr0-addr99，每个地址对应一像素点的存储单元。可以理解地，直方图统计反映在sram和寄存器的实际操作为：对像素曝光次数的统计，该统计采用像素点曝光计数值表示。
44.本实用新型中，在直方图统计时同时调用了寄存器和sram完成数据存储，向sram和寄存器中分别存储高位数、低位数的像素点曝光计数值。具体地，sram和寄存器能够根据同一地址确定存储的像素点曝光计数值指向于同一像素点，在同时采用sram和寄存器进行直方图统计时，能够保证像素点曝光计数值的准确性。
45.算数逻辑单元，用于对寄存器的数据进行累加操作或递减操作，或者，用于对静态随机存取存储器的数据进行累加操作或递减操作，其中，累加操作或递减操作的过程中采用的步数相同。
46.可以理解地，像素点曝光计数值是需要通过数据的累计得到的。本实用新型中采用算术逻辑单元完成对寄存器、sram数据的累计功能。其中，累计可以采用累加操作或者递减操作完成。累加操作具体可从存储单元为0(8bit情况下的零读数为00000000)读数开始，完成像素点曝光次数的统计；相对应地，递减操作可从存储单元为满读数(8bit情况线下的满读数为11111111)开始，根据像素点曝光次数逐步递减，同样可以完成像素点曝光计数值
的累计。需要说明的是，在进行累加或者递减操作的时候，应该采用相同的步数实现，如统一+1、-1，统一+2、-2等，这样能够保证像素点曝光计数值的准确性。
47.比较器，用于当寄存器中的任意单元中的数据达到目标计数值时，触发计数使能信号，计数使能信号用于控制算数逻辑单元对与寄存器地址对应的静态随机存取存储器的数据进行累加操作或递减操作。
48.存储模块分为寄存器和sram，其中，寄存器负责存储像素点曝光计数值的低位位数，sram负责存储像素点曝光计数值的高位位数。可以理解地，二进制、十进制、十六进制等进制都有进位的概念，因此也就有低位、高位的概念，低位达到最大值后将进位下一个位。本实用新型中，采用比较器完成像素点曝光次数统计时，寄存器从低位进位到sram高位的功能，并且利用像素点与地址的映射关系确保进位后像素点曝光次数的统计不会出错。
49.在一实施例中，采用目标计数值作为该直方图统计装置的低位和高位的分割数。可以理解地，寄存器存储的像素点曝光计数值的低位位数之间的位数也存在高位、低位的概念，但本实施例不讨论像素点曝光计数值的低位位数之间的位数、高位位数之间的位数的高位、低位的概念，而是以目标计数值作为本实施例中低位和高位的分割数，把寄存器存储的像素点曝光计数值认为是低位位数的，把sram存储的像素点曝光计数值认为是高位位数的，从寄存器和sram两者的角度区分低位和高位。
50.当寄存器中的任意单元中的数据达到目标计数值时，触发计数使能信号。该计数使能信号能够让sram完成进位计数的操作，在寄存器低位达到计数值的最大值时，进位到sram计数，然后寄存器清零从新开始计数，这样就实现了高低位完美切换的效果。
51.图3是本实用新型一实施例中一种直方图统计装置的数据流图。从图3中可以看到，在图像信号采集后(采用光传感器)得到像素坐标信息和像素深度信息。确定数据有效后，通过数据流控制(采用选择电路)确定寄存器和sram的地址来源为像素坐标信息或像素深度信息。然后sram通过读控制、读地址总线、写地址总线获取相应的控制信息和地址信息；寄存器则通过地址总线、根据地址译码查找寄存器中存储单元的地址。进一步地，寄存器通过算数逻辑单元(arithmetic and logic unit，简称alu)完成对曝光的像素点的计数。算数逻辑单元通过读数据总线读取到存储单元中地址的数据，并通过写数据总线，在计数运算后将计数值写回到寄存器中。此外，算数逻辑单元也将每次更新的计数值发送到比较器中，以确定计数值是否达到目标计数值，若没有达到目标计数值，则继续进行寄存器的计数操作，若达到目标计数值，则执行sram的进位操作。具体地，比较器发出计数使能信号，通过第二个算数逻辑单元在像素点曝光计数值的高位位数上进行计数，其中，在高位计数时包括计数使能信号向sram写控制的操作，还包括算数逻辑单元通过sram读数据总线获取sram中的数据，并通过写数据总线在计数运算后，根据与寄存器对应的存储单元的地址，将高位的计数值写入到sram中。
52.在一实施例中，图3从数据流向的角度阐述了直方图统计装置中各组成的硬件模块是如何实现直方图统计的。该数据流图中结合了寄存器和sram，并通过算数逻辑单元、比较器实现像素点高位、低位数据的计数，使得结合寄存器和sram的直方图统计能够准确、顺利完成数据的存储、计数，表明了该结合寄存器和sram的直方图统计装置的可行性。
53.进一步地，像素点曝光计数值的低位位数对应地址采用多级译码的方式查找。图4是本实用新型一实施例中一种地址总线通过地址译码查找寄存器中存储单元地址的数据
流图。从图4中可以看到，寄存器中存储单元地址的查找采用了多级译码的方式，具体包括地址译码1，
…
地址译码n等，这样，可不仅仅局限于一个地址译码，在寄存器的深度过大的情况下，采用多个地址译码的地址访问方式可以有效减少译码器的延迟时间。
54.在一实施例中，通过选择电路，可事先确定选择二维成像统计模式还是三维成像模式。成像统计模式的选择将决定存储模块中调用的寄存器存储单元和sram存储单元，也即确定了数据存储的地址。当物体曝光后，光传感器将根据曝光的像素点获取像素点坐标信息和像素深度信息，并根据选择好的成像统计模式，确定数据存储的地址来源为像素坐标信息或像素深度信息。当选择电路选择的是二维成像统计模式时，数据存储的地址来源为像素坐标信息，存储模块的地址可根据该像素坐标信息查找，当选择电路选择的是三维成像统计模式时，数据存储的地址来源为像素深度信息，存储模块的地址可根据该像素深度信息查找。存储模块包括寄存器和sram，其中，寄存器负责存储低位信息，sram负责存储高位信息。在像素点曝光统计时，寄存器采用算数逻辑单元完成曝光像素点的计数，并利用比较器，在寄存器中的任意单元中的数据达到目标计数值时，发出计数使能信号，基于像素点与地址的映射关系，将寄存器统计的数据进位到与寄存器地址对应的sram的存储单元中，sram的存储单元根据算数逻辑单元完成曝光像素点高位的计数。
55.在本实用新型实施例中，提供了一种包括光传感器、选择电路、寄存器、静态随机存取存储器、算数逻辑单元和比较器的直方图统计装置。该直方图统计装置采用寄存器和静态随机结合的方式，利用算数逻辑单元、比较器等硬件部件，将像素点曝光计数值按照低位、高位分别存储在寄存器和静态随机存取存储器中，使得直方图统计装置能够在硬件实现直方图统计过程中，灵活结合寄存器和静态随机存取存储器，完成直方图统计。该直方图统计装置能够均衡直方图统计过程中的性能和芯片占用面积问题，灵活实现芯片性能提升或芯片占用面积下降的效果。
56.进一步地，图5是本实用新型一实施例中另一种直方图统计装置的功能模块图。如图5所示，直方图统计装置还包括(与图1相同的硬件部件不再赘述)：
57.拼接模块，用于根据存储模块的地址，找到对应的寄存器单元和静态随机存取存储器单元，拼接低位信息和高位信息，得到直方图统计信息。
58.可以理解地，在曝光结束后，可认为直方图统计结束，sram和寄存器分别存储有与像素点的直方图统计相关的高位信息和低位信息。曝光结束后，可采用拼接模块，根据像素点与地址的映射关系，将像素点对应地址的寄存器存储单元和sram存储单元拼接起来，这样，即可得到完整位数的直方图统计信息。
59.数据处理模块，用于采用筛选算法对直方图统计信息进行处理，得到处理信息。
60.在一实施例中，可先对直方图统计信息进行筛选，以得到更接近用户需求的处理信息。其中，筛选算法具体可包括匹配滤波算法和峰值算法。匹配滤波算法能够根据设置的滤波找到用户感兴趣、重点关注的数据，过滤掉一些不关心的数据。峰值算法可以在直方图统计信息中查找特殊值(最大值、最小值等)，有助于总结像素点规律、特点，在一些场景中有较大的实际应用。
61.数据输出模块，用于采用数据接口，将接收的直方图统计信息或处理信息按照预定格式输出。
62.可以理解地，数据输出模块不一定每次都会对直方图统计信息进行处理，直接输
出直方图统计信息也是可以的。
63.在一实施例中，鉴于输出端设备的数据通信协议类型等考虑，有必要将直方图统计信息或处理信息经格式转换处理，以在输出端设备按预定格式输出。具体地，常见采用的数据接口有i2c(inter-integrated circuit，同步串行总线)、spi(serial peripheral interface，串行外设接口)、mipi(mobile industry processor interface，移动产业处理器接口)等。
64.图6是本实用新型一实施例中一种直方图统计的方法流程图。从图6中可以看到直方图统计装置执行的步骤。具体地，包括如下步骤：
65.step1：获取像素点的像素坐标信息和像素深度信息。
66.step2：根据模式选择确定寄存器、sram的地址来源为像素坐标信息还是像素深度信息，以查找到存储模块中寄存器、sram的存储单元的地址。
67.step3：根据曝光的像素点查找寄存器、sram中对应的地址，以根据该地址进行像素点曝光次数的计数。
68.step4：寄存器的任意单元中的数据采用算数逻辑单元计数像素点曝光次数，当寄存器的任意单元中的数据达到目标计数值时，触发计数使能信号。
69.step5：根据计数使能信号控制算数逻辑单元对与寄存器地址对应的sram的数据进行计数，并将计数结果写入到sram对应的地址中。
70.step6：曝光结束，同时直方图统计结束，开始进行数据处理。
71.step7：将从寄存器和sram中读取出来的数据，根据像素点与的地址映射关系进行拼接，得到拼接信息。
72.此时可直接将拼接信息经过数据处理模块处理后按照预定格式输出。
73.step8：采用筛选算法处理拼接信息得到处理信息，并将处理信息经过数据处理模块处理后按预定格式输出。
74.进一步地，低位位数的位宽等于高位位数的位宽，或者，低位位数的位宽与高位位数的位宽的比值为1:3，或者，低位位数的位宽与高位位数的位宽的比值为3:1。
75.在一实施例中，可根据直方图统计的实际需求设置寄存器中低位位数和sram中高位位数的位宽比值。例如，假设像素点的位宽为8bit，若追求占用面积和性能均衡优化的目的，寄存器的低位位数可设置为4位，sram的高位位数也设置为4位。若是侧重于性能方面上的提升，此时寄存器的低位位数可设置为6位，sram的高位位数设置为2位。若是侧重于占用面积上的优化，此时寄存器的低位位数可设置为2位，sram的高位位数设置为6位。这样，在不同需求下可灵活设置不同的位宽比值，较好地结合寄存器和sram，达到均衡直方图统计过程中的性能和芯片占用面积问题，灵活实现芯片性能提升或芯片占用面积下降的效果。
76.进一步地，目标计数值为2
a-1，a为低位位数的位宽。
77.在一实施例中，当低位位数的位宽为4时，目标计数值为2
4-1＝15，当低位位数的位宽为8时，目标计数值为2
8-1＝255。例如目标计数值为15时，15+1操作后变成0，这样寄存器又可以重新计数，像素点曝光计数值的计数进位到sram中继续。该目标计数值根据低位位数的位宽确定，能够触发计数使能信号让sram进行像素点曝光计数值高位的计数，能够保证像素点曝光计数值的准确性。
78.进一步地，算数逻辑单元采用的步数为+1，表示每次计数加1。具体地，直方图统计
装置中的算数逻辑单元包括第一累加器和第二累加器，第一累加器用于对寄存器中的数据进行累加1的操作；第二累加器用于对静态随机存取存储器中的数据进行累加1的操作。在一实施例中，寄存器和sram中用来计数的算数逻辑单元可以是相同的，两者可以相互替换。其中，该两个算数逻辑单元采用的步数应设置为相同，这样直方图统计装置设置起来较为简单，对其他模块、单元也不需要特别的设置要求。
79.进一步地，寄存器存储的低位信息和/或静态随机存取存储器存储的高位信息采用格雷码表示。可以理解地，在算数逻辑单元计数过程中，伴随位数数值的“1”、“0”的频繁翻转更换，其功耗会比较高，本实施采用格雷码的方式存储低位信息和/或高位信息，能够减少位数数值的翻转更换，在计数要求庞大的场景下，能够显著减少功耗。
80.进一步地，寄存器包括一个或多个端口，sram可采用单端口或双端口。在一实施例中，寄存器具体可采用多端口寄存器、sram具体可采用双端口sram。这样，寄存器、sram在读写的效率上会有进一步的提升。此外，采用多端口寄存器可提高像素点曝光计数值的低位位数的计数速度，相比较与采用双端口的sram，寄存器的读写速度更快，将像素点曝光计数值的低位位数放置在寄存器存储，对于整个直方图统计装置来讲能够提高直方图统计速度。
81.在本实用新型实施例中，提供了一种包括光传感器、选择电路、寄存器、静态随机存取存储器、算数逻辑单元和比较器的直方图统计装置。该直方图统计装置采用寄存器和静态随机结合的方式，利用算数逻辑单元、比较器等硬件部件，将像素点曝光计数值按照低位、高位分别存储在寄存器和静态随机存取存储器中，使得直方图统计装置能够在硬件实现直方图统计过程中，灵活结合寄存器和静态随机存取存储器，完成直方图统计。该直方图统计装置能够均衡直方图统计过程中的性能和芯片占用面积问题，灵活实现芯片性能提升或芯片占用面积下降的效果。
82.所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。
83.以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。