半导体装置及控制方法与流程

本发明涉及半导体装置及控制方法。

背景技术：

1、存在构成为能够与主设备连接的半导体装置。这样的半导体装置具有多个存储芯片。此外，半导体装置具有与多个存储芯片连接的多个通道。在主设备与半导体装置之间，传输以存储芯片为对象的命令及数据。希望高速地进行与主设备和存储芯片之间的命令及数据对应的信号的传输。

技术实现思路

1、本发明的目的是提供一种高速地进行主设备与存储芯片之间的数据传输的半导体装置及控制方法。

2、根据一个技术方案，半导体装置具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，第2芯片组是与第1芯片电连接的多个第2芯片；以及第3芯片组，第3芯片组是与第2芯片组并联地与第1芯片电连接的多个第3芯片；第1芯片具有：命令队列，保存从主设备接收到的多个读取命令(read command)；以及读取缓冲存储器，将读取数据(readdata)缓冲；将保存在命令队列中的多个读取命令向第2芯片组或第3芯片组依次发布；从第2芯片组或第3芯片组将与多个读取命令对应的读取数据向读取缓冲存储器保存；基于多个读取命令中的任一个读取命令的执行状态，将保存在读取缓冲存储器的读取数据中的任一个读取数据向主设备发送。

技术特征：

1.一种半导体装置，其具有：

2.如权利要求1所述的半导体装置，其中，

3.如权利要求1所述的半导体装置，其中，

4.如权利要求1所述的半导体装置，其中，

5.如权利要求1所述的半导体装置，其中，

6.如权利要求1所述的半导体装置，其中，

7.如权利要求1所述的半导体装置，其中，

8.一种控制方法，是控制能够与主设备连接的半导体装置的控制方法，所述半导体装置具有：

技术总结
一种高速地进行主设备与存储芯片之间的数据传输的半导体装置及控制方法。半导体装置具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，第2芯片组是与第1芯片电连接的多个第2芯片；以及第3芯片组，第3芯片组是与第2芯片组并联地与第1芯片电连接的多个第3芯片；第1芯片具有：命令队列，保存从主设备接收到的多个读取命令；以及读取缓冲存储器，缓冲读取数据；向第2芯片组或第3芯片组依次发布保存在命令队列中的多个读取命令；从第2芯片组或第3芯片组保存与多个读取命令对应的读取数据向读取缓冲存储器；基于多个读取命令中的任一个读取命令的执行状态，将保存在缓冲存储器的读取数据中的任一个读取数据向主设备发送。

技术研发人员：辻伸广
受保护的技术使用者：铠侠股份有限公司
技术研发日：
技术公布日：2024/1/13