一种基于环形网络的实现电路单热点传递的电路架构

1.本发明属于电路单热点传递技术领域，具体涉及一种基于环形网络的实现电路单热点传递的电路架构。


背景技术：

2.对于单热点传递的电路架构的研究来源于利用fpga单热点进行信息表示。基于fpga单热点分布的信息表示方法，通过对fpga芯片空间区域进行划分，通过电路布局约束，使得电路工作时各部分存在温度差，从而利用热点的位置实现信息表示。
3.在基于fpga单热点分布的信息表示方法的基础上，提出了基于fpga单热点传递顺序的信息表示方法，使得热分布图中热点的点亮具备一定的传递顺序，来表达信息。
4.但之前实现单热点传递顺序的电路架构过于直白，采用控制模块直连热点单元的方式控制热点点亮的顺序，一旦电路架构被破解，信息的泄露概率较大，存在一定的安全隐患。


技术实现要素：

5.本发明的目的在于提供一种基于环形网络的实现电路单热点传递的电路架构，通过区域划分单元、热点单元和处理单元的配合，其中区域划分单元fpga芯片，使电路架构更加复杂，以解决上述背景技术中提出的问题。
6.为实现上述目的，本发明采用了如下技术方案：
7.一种基于环形网络的实现电路单热点传递的电路架构，包括区域划分单元、热点单元和处理单元，所述区域划分单元包括fpga芯片，所述fpga芯片划分多个空间区域并对空间区域进行八进制编码，多个所述空间区域呈环形阵列分布，每个所述空间区域对应一个处理单元，且所述热点单元与处理单元呈对应设置。
8.优选的，所述fpga芯片在空间区域划分后，在每个目标空间区域内布置热点电路及相应的网络节点，并对网络节点处理以及控制信息在数据包头进行设计，使得控制信息能够在环形网络中进行传递。
9.优选的，所述fpga芯片在布置热点电路时，根据控制信息将工作的空间区域与其他空间区域产生温度差，使得生成的热分布图具有分辨性，便于观察fpga的热点按照顺序传递。
10.优选的，所述控制信息由数据包进行搭载，并以8421bcd码编码完整的控制信息传递顺序。
11.优选的，所述网络节点包括头flit、体flit和数据包，所述头flit包含起始热点的节点地址，所述体flit搭载编码后的信息，所述数据包通过环形网络进行传递。
12.优选的，所述网络节点根据地址接收到信息后将数据包传输至处理单元，所述处理单元接收到数据包后，除了计时点亮热点单元外，还需要发送一个新的数据包到环形网络中，处理单元将体flit数据中下一个地址数据作为新数据包的传送地址，作为头flit的
一部分，同时，将原数据包中的体flit数据进行移位，使得新的目的地址位于数据的最高位。
13.优选的，所述处理单元利用综合工具将电路信息转化为bit流文件，将其配置进fpga后，通过热成像仪对fpga芯片的温度进行检测，观察热分布图，根据热点的变化来判断信息的表示内容。
14.优选的，所述热点单元通过热成像仪观察单热点的传递顺序，并依传递顺序根据解码方案进行解码，得到表示信息。
15.本发明提出的一种基于环形网络的实现电路单热点传递的电路架构，与现有技术相比，具有以下优点：
16.本发明通过区域划分单元、热点单元和处理单元的配合，其中区域划分单元fpga芯片，使电路架构更加复杂，即使电路架构被破解，具体的电路含义难以被理解，而基于fpga单热点分布的信息表示方法也就更难以被破解，使信息被泄露的几率，提高了电路的安全性。
附图说明
17.图1为本发明的电路架构图；
18.图2为本发明的空间区域划分布局示意图；
19.图3为本发明的热点传递途径示意图。
具体实施方式
20.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
21.本发明提供了如图1-3所示的一种基于环形网络的实现电路单热点传递的电路架构，包括区域划分单元、热点单元和处理单元，区域划分单元包括fpga芯片，fpga芯片划分多个空间区域并对空间区域进行八进制编码，多个空间区域呈环形阵列分布，每个空间区域对应一个处理单元，且热点单元与处理单元呈对应设置；
22.在fpga芯片的空间区域划分完成后，基于环形拓扑结构为每个区域布置网络节点，进而将热点点亮的控制信息在环形网络中进行传递，使得热分布图中热点的按照传递顺序点亮，表达特定信息。
23.fpga芯片在空间区域划分后，在每个目标空间区域内布置热点电路及相应的网络节点，并对网络节点处理以及控制信息在数据包头进行设计，使得控制信息能够在环形网络中进行传递，通过此方式使电路架构更加复杂，即使电路架构被破解，具体的电路含义难以被理解，基于fpga单热点分布的信息表示方法也就更难以被破解，安全性更高。
24.fpga芯片在布置热点电路时，根据控制信息将工作的空间区域与其他空间区域产生温度差，使得生成的热分布图具有分辨性，便于观察fpga的热点按照顺序传递，例如01234567，在此基础上热点单元通过热成像仪观察单热点的传递顺序，并依传递顺序根据
解码方案进行解码，得到表示信息。
25.控制信息由数据包进行搭载，并以8421bcd码编码完整的控制信息传递顺序。
26.网络节点包括头flit、体flit和数据包，头flit包含起始热点的节点地址，体flit搭载编码后的信息，数据包通过环形网络进行传递。
27.网络节点根据地址接收到信息后将数据包传输至处理单元，处理单元接收到数据包后，除了计时点亮热点单元外，还需要发送一个新的数据包到环形网络中，处理单元将体flit数据中下一个地址数据作为新数据包的传送地址，作为头flit的一部分，同时，将原数据包中的体flit数据进行移位，使得新的目的地址位于数据的最高位。
28.处理单元利用综合工具将电路信息转化为bit流文件，将其配置进fpga后，通过热成像仪对fpga芯片的温度进行检测，观察热分布图，根据热点的变化来判断信息的表示内容。
29.fpga芯片使用xilinx xc7a100t型号fpga，基于dsp实现乘加运算作为热点单元为例来介绍本发明的具体实施过程，如下说明：
30.与通过控制模块直连热点单元进行单热点传递顺序的信息表示类似，在如图2物理布局的基础上，为了使得dsp电路产生足够的功耗且能够使得生成的热分布图具有良好的分辨性，每个热点单元均是16bit输入的一维离散卷积运算，输入的多项式为4项，得到七个32bit输出。
31.控制信息由数据包进行搭载，并以8421bcd码编码完整的控制信息传递顺序，例如将01234567编码为0000_0001_0010_0011_0100_0101_0110_0111。头flit中包含起始热点的节点地址(0000)，体flit搭载编码后的信息，数据包通过环形网络进行传递。
32.起始网络节点(000)根据地址接收到信息后将数据传输到处理单元，处理单元接收到数据包后，除了计时点亮热点单元外，还需要发送一个新的数据包到环形网络中，处理单元将体flit数据中下一个地址数据(0001)作为新数据包的传送地址，作为头flit的一部分，同时，将原数据包中的体flit数据进行移位，使得新的目的地址位于数据的最高位，即0001_0010_0011_0100_0101_0110_0111_0000。采用这样的方法，实现控制信息的传递，按照顺序依次点亮各个热点。
33.利用综合工具将电路信息转化为bit流文件，将其配置进fpga后，通过热成像仪对fpga芯片的温度进行检测，观察热分布图，根据热点的变化来判断信息的表示内容。本发明探索了从0到7的热点传递顺序，在调节电路电压为1v的条件下，得到结果如下图3所示，可以看出该电路架构能够有效进行4
×
2个热点按目标顺序进行传递，进而得到自定义的信息表示。
34.最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。