1.本发明涉及一种集成电路版图隐藏标签的方法，属于集成芯片电路设计技术领域。
背景技术：
2.随着当前芯片行业的越发火爆，行业内部的竞争也越发激烈。 作为芯片设计的最后一个流程，版图的设计关系到芯片关键技术。但因为版图数据是需要流出送到工厂进行制造，因此存在数据泄露的风险。当公司芯片被其他公司恶意盗取版图数据，其版图数据的取证就尤为重要。
3.版图数据打上公司标签的方式主要是使用版图图层拼接成指定图案。可以利用研磨的方法，看到制造出的成品的这些图案，当怀疑芯片被盗取版图设计时，可以用此方法结论作为证据。但此方式存在诸多不足,版图的标签图案一般为公司logo或者具有一定特征的图案，这种图案容易在版图数据在被发现修改；没有特征的图案也难以作为公司的特征性图案。
技术实现要素：
4.本发明要解决的技术问题是：提供一种集成电路版图隐藏标签的方法。
5.为了解决上述技术问题，本发明提出的技术方案是：一种集成电路版图隐藏标签的方法，执行如下步骤：1）通过ead工具选择设置标签的模块；2）在所述模块的常用图层下创建标签；所述标签为长度或高度属性为0的信息；3）保存编辑后的文件。
6.本发明带来的有益效果是：本专利所发明的给版图（layout）创建标签的方法，其标签内容无法直接显示在版图中，有利于标签信息的隐蔽性；本专利所发明的给版图（layout）创建标签的方法，其标签内容无法在版图操作界面被选中、编辑以及删除。可以更安全的保存数据。
具体实施方式实施例
7.本实施例的一种集成电路版图隐藏标签的方法，版图(layout)绘制时，执行如下步骤：1）通过ead工具选择设置标签的模块；2）在所述模块的常用图层下绘制文字信息（label）；并使用脚本或者可视化修改文字的大小，使长、宽或者高为0；或通过编辑版图数据文件，使之插入不可视标签内容（长或者高度为0的文字信息等）；
3）保存编辑后的文件。
技术特征：
1.一种集成电路版图隐藏标签的方法，其特征在于，执行如下步骤：1）通过ead工具选择设置标签的模块；2）在所述模块的常用图层下创建标签；所述标签为长度或高度属性为0的信息；3）保存编辑后的文件。
技术总结
本发明涉及一种集成电路版图隐藏标签的方法，属于集成芯片电路设计技术领域。一种集成电路版图隐藏标签的方法，执行如下步骤：1）通过EAD工具选择设置标签的模块；2）在所述模块的常用图层下创建标签；所述标签为长度或高度属性为0的信息；3）保存编辑后的文件。本专利所发明的给版图（layout）创建标签的方法，其标签内容无法直接显示在版图中，有利于标签信息的隐蔽性；本专利所发明的给版图（layout）创建标签的方法，其标签内容无法在版图操作界面被选中、编辑以及删除，可以更安全的保存数据。可以更安全的保存数据。
技术研发人员：刘学刚 高丽江 贾一平
受保护的技术使用者：山东芯慧微电子科技有限公司
技术研发日：2022.09.15
技术公布日：2022/11/15