一种支持IRT的PROFINETSoC芯片架构

本发明涉及一种支持irt的profinet soc芯片架构，属于工业以太网的嵌入式领域。

背景技术：

1、随着自动化技术和it技术的发展，以及工业自动化新的需求出现，在profibus技术上发展起来的profinet技术，是世界上先进工业以太网解决方案。它具有profibus的基本功能，通过它来连接生产资产（传感器，执行器，子系统和生产单元）和设备（如plc，dcs）。同时，profinet可以贯穿自动化系统的现场层、控制层及管理层，做到真正的一网到底，管控一体化。

2、为了使嵌入式系统支持profinet网络作为从站，最常见的方式是使用profinetasic芯片。

3、然而，尽管profinet应用发展迅速，与之相匹配的协议芯片却只有西门子等国外厂商推出了为数不多的产品，并且这些产品有确定的一致性等级（profinet一致性等级（conformance classes，简称cc）是一种基于应用需求的，对profinet系统的功能的分类分级标准）。一致性等级共三级：

4、cc-a：

5、1.rt 类型循环io，1~512ms。

6、2.参数、诊断等非循环数据(基本类型)可读写。

7、3.提供平行的tcp/ip通信。4.支持lldp。

8、cc-b：

9、1.cc-a的所有功能。

10、2.支持snmp与lldp-mib。

11、cc-c：

12、1.cc-b的所有功能。

13、2.支持基于硬件的带宽保留实现的irt通讯。

14、3.实现同步。

15、传统芯片中，一款芯片有确定的一个cc等级，不可更改。

16、然而，现代工业以太网发展迅速，用户需求也多样化，一个cc等级并不能满足用户的需求。当用户根据需求定制功能时，必须重新设计一款芯片，这无疑是非常耗费时间成本和研发成本的，因此传统profinet asic芯片极大阻碍了profinet的进一步推广应用。

技术实现思路

1、为解决上述技术问题，本发明提供一种支持irt的profinet soc芯片架构，通过设计risc-v cpu和fpga异构soc，实现：完全开源的指令集架构；可定制加速器和可选的标准扩展以支持通用软件开发；支持32位和64位的应用程序，操作内核，硬件实现；支持高并行多核和多核实现，包括异构处理器；可选的可变长度指令，以扩展可用的指令编码空间，并支持可选的密集指令编码，以提高性能、静态代码大小和能源效率；最终提高工业以太网自动化水平。

2、为解决上述技术问题，本发明所采用的技术方案是：

3、一种支持irt的profinet soc芯片架构，包含risc-v cpu模块、profinet ip模块、iec 1158 帧编/解码模块、manchester编/解码模块、ram数据存储模块、crc帧校验模块、dma模块和memory模块，以及各模块之间的axi4通讯关系。

4、本发明技术方案的进一步改进在于：所述risc-v cpu模块包括axi4-full总线接口模块和axi4-lite总线接口模块，其中，所述axi4-full总线接口模块实现axi4-full从机时序，用于cpu读写片内ram存储器；所述axi4-lite总线接口模块实现axi4-lite从机时序，用于cpu读写片内寄存器堆栈。

5、本发明技术方案的进一步改进在于：针对profinet ip模块的内部参数配置问题，实现ip的灵活性，设计regs模块，由于对ip的配置并不需要大量的数据交换，通过axi_lite总线接口模块为profinet ip模块的regs模块进行配置。

6、本发明技术方案的进一步改进在于：所述iec 1158 帧编/解码模块，包括帧编码模块和帧解码模块；所述帧编码模块将发送缓存器中的数据按照iec 1158帧格式编码，为数据添加前导码、起始符、crc帧尾、结束符；所述帧解码模块负责将接收到的帧进行帧类识别、地址域长度判断，数据域提取任务，并将各字段写入接收缓存器的相应地址中。

7、本发明技术方案的进一步改进在于：所述manchester编/解码模块，包括双相lmanchester编码模块和双相l manchester解码模块；所述双相l manchester编码模块将待发送的数据以字节为单位进行编码，将8位二进制数据编码成16位二进制数据，即对8位二进制数据按位进行右侧补0操作，得到16位双相l manchester码；双相l manchester解码模块则将从ff总线上收到的manchester码信号解码成正常数据，即每接收16位数据就提取出其中的8位偶数位数据组合成一字节解码数据，并生成数据有效信号，此数据有效信号为一段高电平信号，与输出的数据保持同步。

8、本发明技术方案的进一步改进在于：所述ram数据存储模块，包括发送缓存模块和接收缓存模块；发送缓存模块基于双口ram存储器，数据写入端口提供32位axi4-full总线接口，实现与axi4-full总线对接，cpu通过32位axi4总线将待发送的数据写入发送缓存器；读取端口位宽为8位，芯片内部其他模块通过此端口读取数据；接收缓存模块基于双口ram存储器，数据写入端为8位位宽，芯片从ff总线上接收到的数据通过此端口写入接收缓存器，接收缓存器的读取端口提供32位axi4-full总线接口，实现与axi4总线对接，cpu通过32位axi4总线从接收缓存器中读取从ff总线上接收到的数据。

9、本发明技术方案的进一步改进在于：所述crc帧校验模块，包括crc16帧尾计算模块和crc16校验模块；crc16帧尾计算模块负责为待发送的数据计算16位crc帧尾；crc16校验模块对接收到数据进行crc16校验，若校验结果不为0则将数据错误信号置高；crc16帧尾计算模块和crc16校验模块均采用8位并行计算，即一次完成8位数据的crc计算。

10、由于采用了上述技术方案，本发明取得的技术进步是：

11、本发明设计risc-v cpu+fpga异构soc，实现灵活的可编程性和通讯硬件加速性能，即：能够实现完全开源的指令集架构；可定制加速器和可选的标准扩展以支持通用软件开发；支持32位和64位的应用程序，操作内核，硬件实现；支持高并行多核和多核实现，包括异构处理器；可选的可变长度指令，以扩展可用的指令编码空间，并支持可选的密集指令编码，以提高性能、静态代码大小和能源效率；最终提高工业以太网自动化水平；programmingsystem和programmable logic之间通过axi4片内总线通讯，实现片内数据高效，准确传输。

12、本发明设计可配置profinet ip，修改配置即可实现不同的通讯方式，相比传统asic方法，极大降低成本。

技术特征：

1.一种支持irt的profinet soc芯片架构，其特征在于：包含risc-v cpu模块、profinet ip模块、iec 1158 帧编/解码模块、manchester编/解码模块、ram数据存储模块、crc帧校验模块、dma模块和memory模块，以及各模块之间的axi4通讯关系。

2.根据权利要求1所述的一种支持irt的profinet soc芯片架构，其特征在于：所述risc-v cpu模块包括axi4-full总线接口模块和axi4-lite总线接口模块，其中，所述axi4-full总线接口模块实现axi4-full从机时序，用于cpu读写片内ram存储器；所述axi4-lite总线接口模块实现axi4-lite从机时序，用于cpu读写片内寄存器堆栈。

3.根据权利要求2所述的一种支持irt的profinet soc芯片架构，其特征在于：针对profinet ip模块的内部参数配置问题，实现ip的灵活性，设计regs模块，由于对ip的配置并不需要大量的数据交换，通过axi_lite总线接口模块为profinet ip模块的regs模块进行配置。

4.根据权利要求1所述的一种支持irt的profinet soc芯片架构，其特征在于：所述iec1158 帧编/解码模块，包括帧编码模块和帧解码模块；所述帧编码模块将发送缓存器中的数据按照iec 1158帧格式编码，为数据添加前导码、起始符、crc帧尾、结束符；所述帧解码模块负责将接收到的帧进行帧类识别、地址域长度判断，数据域提取任务，并将各字段写入接收缓存器的相应地址中。

5.根据权利要求1所述的一种支持irt的profinet soc芯片架构，其特征在于：所述manchester编/解码模块，包括双相l manchester编码模块和双相l manchester解码模块；所述双相l manchester编码模块将待发送的数据以字节为单位进行编码，将8位二进制数据编码成16位二进制数据，即对8位二进制数据按位进行右侧补0操作，得到16位双相lmanchester码；双相l manchester解码模块则将从ff总线上收到的manchester码信号解码成正常数据，即每接收16位数据就提取出其中的8位偶数位数据组合成一字节解码数据，并生成数据有效信号，此数据有效信号为一段高电平信号，与输出的数据保持同步。

6.根据权利要求1所述的一种支持irt的profinet soc芯片架构，其特征在于：所述ram数据存储模块，包括发送缓存模块和接收缓存模块；发送缓存模块基于双口ram存储器，数据写入端口提供32位axi4-full总线接口，实现与axi4-full总线对接，cpu通过32位axi4总线将待发送的数据写入发送缓存器；读取端口位宽为8位，芯片内部其他模块通过此端口读取数据；接收缓存模块基于双口ram存储器，数据写入端为8位位宽，芯片从ff总线上接收到的数据通过此端口写入接收缓存器，接收缓存器的读取端口提供32位axi4-full总线接口，实现与axi4总线对接，cpu通过32位axi4总线从接收缓存器中读取从ff总线上接收到的数据。

7.根据权利要求1所述的一种支持irt的profinet soc芯片架构，其特征在于：所述crc帧校验模块，包括crc16帧尾计算模块和crc16校验模块；crc16帧尾计算模块负责为待发送的数据计算16位crc帧尾；crc16校验模块对接收到数据进行crc16校验，若校验结果不为0则将数据错误信号置高；crc16帧尾计算模块和crc16校验模块均采用8位并行计算，即一次完成8位数据的crc计算。

技术总结
本发明公开了一种支持IRT的PROFINET SoC芯片架构，包括包含RISC‑V CPU模块、PROFINET IP模块、IEC 1158帧编/解码模块、Manchester编/解码模块、RAM数据存储模块、CRC帧校验模块、DMA模块和MEMORY模块，以及各模块之间的AXI4通讯关系，本发明通过设计RISC‑V CPU+FPGA异构SOC，实现灵活的可编程性和通讯硬件加速性能；Programming system和Programmable logic之间通过AXI4片内总线通讯，实现片内数据高效，准确传输。

技术研发人员：张立国,黄文汉,金梅,申前,杨红光,孟子杰,秦芊,薛静芳,耿星硕
受保护的技术使用者：燕山大学
技术研发日：
技术公布日：2024/1/12