电路的划分方法、等价性验证方法、存储介质与流程

本发明涉及时序电路的等价性验证的，尤其涉及一种电路的划分方法，即识别并分割局部时序等价电路的方法。

背景技术：

1、等价性验证是形式化验证的一种，是指从数学上完备地证明或验证电路的实现方案是否实现了电路设计所描述的功能。等价性验证多用于底层电路之间的功能一致性验证，例如综合前后rtl级与门级网表之间的验证等。随着集成电路规模的快速增长使得验证的难度越来越大，传统的模拟和仿真的方法暴露出耗时长，验证覆盖率低等缺点。相比于传统方法，等价性验证采用的数学上的方法，将实现电路和参考电路直接进行比较，不需要开发测试向量，可以大量缩短验证时间，且验证覆盖率可达到100％。

2、传统的组合电路功能等价性验证是通过构造两个电路的规范表示形式，如真值表或二叉判定图bdds，当且仅当它们的规范形式同构时，这两个电路功能等价。为了验证两个时序电路的等价性，通常需要把它们当成有限状态机，并构造这两者的积自动机。brand将这种计算模型称为miter。它是通过把两个状态机相应的每—对原始输入联接到一起，同时把相应的每一对原始输出联接到一个异或门，而这些异或门就构成了积自动机的输出。如果对于每一个输入序列，积自动机的每个原始输出恒为0，那么这两个时序电路就是等价的。换句话说，就是对于任何输入向量和可达状态，积自动机的原始输出响应总是为0。通常，证明状态机等价性的第一步是从初始状态开始，计算所有可达状态。这就是典型的基于有限状态机遍历算法。

3、因此，要验证两个组合电路等价，可以通过构造它们输出的miter电路(共用输入信号，输出用异或门相连)，然后利用sat solver(可满足性问题求解器)对miter电路进行结算，如果sat solver找不出一组输入使得miter电路的输出为1，则证明这两个电路等价。对于时序电路，需要将电路沿着寄存器切分成多个组合逻辑块，并将分割后的组合逻辑块一一映射起来并创建miter电路，然后使用sat solver进行求解。

4、但是，由于综合工具的优化策略，综合后的门级网表有可能与其rtl级网表在组合逻辑等价性验证时有一些匹配点是不等价的，但是对这两个网表进行时序等价性验证时则是等价的。然而对两个完整的网表做时序等价性验证的要求比较高，需要网表的规模必须足够小。当网表的规模比较大的时候，要完成时序等价性验证所需要的时间会让人难以接受。

5、因此，如何提供一种电路的划分方法，将规模较大的网表切割成局部电路是一个待解决的技术问题。

技术实现思路

1、为了解决现有技术中规模较大的网表完成时序等价性验证所需的时间难以让人接受的技术问题，本发明提出了电路的划分方法、等价性验证方法、存储介质。

2、本发明提出的电路的划分方法，包括：

3、先对参考电路与实现电路的组合逻辑进行等价性验证，得到匹配失败的寄存器和/或组合逻辑等价性验证不通过的寄存器；

4、将得到的匹配失败的寄存器和/或组合逻辑等价性验证不通过的寄存器作为分割可能节点，查找各分割可能节点的所有锥顶；

5、当任意两个分割可能节点具有相同的锥顶，则划分为一组；

6、以组为单位对所述参考电路及其对应的实现电路进行划分，将一组内的寄存器以及对应的组合电路划分为局部电路。

7、进一步，所述实现电路是时序优化后的电路。

8、进一步，所述锥顶为负载方向下寄存器的d端，和/或顶层模块的主输出。

9、本发明提出的电路的等价性验证方法，采用上述技术方案所述的电路的划分方法对参考电路及其对应的实现电路进行划分，得到参考电路的局部电路，以及实现电路的局部电路；

10、判断参考电路及其对应的实现电路的局部电路的输入输出是否相等并相互匹配，若是，则将参考电路的局部电路与实现电路对应的局部电路进行等价性验证；否则，指定参考电路及其对应的实现电路的局部电路的输入输出，使参考电路及其对应的实现电路的局部电路的输入输出相等并相互匹配后，再进行等价性验证。

11、本发明提出的计算机可读存储介质，用于存储计算机程序，所述计算机程序运行时执行上述技术方案所述的电路的划分方法。

12、本发明使得电路在有了组合等价性验证的结果之后，正确地识别并分割潜在的局部时序等价电路，并对分割后的局部电路进行时序等价性验证。本发明解决了综合工具对电路做了局部的时序优化的情况下，rtl级电路和门级电路组合等价性验证不通过，而全局做时序等价性验证复杂度太高的问题。本发明在rtl级电路和门级电路的形式验证中的应用将大大减少验证时间。

技术特征：

1.一种电路的划分方法，其特征在于，包括：

2.如权利要求1所述的电路的划分方法，其特征在于，所述实现电路是时序优化后的电路。

3.如权利要求1所述的电路的划分方法，其特征在于，所述锥顶为负载方向下寄存器的d

4.如权利要求1所述的电路的划分方法，其特征在于，任意一组的锥顶为该组内所有分割可能节点的锥顶的并集。

5.如权利要求1所述的电路的划分方法，其特征在于，所述查找各分割可能节点的所有锥顶包括：

6.一种电路的等价性验证方法，其特征在于，采用权利要求1至5任意一项所述的电路的划分方法对参考电路及其对应的实现电路进行划分，得到参考电路的局部电路，以及实现电路的局部电路；

7.一种计算机可读存储介质，用于存储计算机程序，其特征在于，所述计算机程序运行时执行如权利要求1至5任意一项所述的电路的划分方法。

技术总结
本发明公开了一种电路的划分方法、等价性验证方法、存储介质。其中电路的划分方法，包括：先对参考电路与实现电路的组合逻辑进行等价性验证，得到匹配失败的寄存器和/或组合逻辑等价性验证不通过的寄存器；将得到的匹配失败的寄存器和/或组合逻辑等价性验证不通过的寄存器作为分割可能节点，查找各分割可能节点的所有锥顶；当任意两个分割可能节点具有相同的锥顶，则划分为一组；以组为单位对所述参考电路及其对应的实现电路进行划分，将一组内的寄存器以及对应的组合电路划分为局部电路。本发明可以简化大规模网表电路等价性验证的复杂度，使得大规模网表电路等价性验证的效率提升。

技术研发人员：梁豪杰,苏宇,白耿
受保护的技术使用者：深圳国微芯科技有限公司
技术研发日：
技术公布日：2024/1/12