一种抗电磁分析的防护电路的制作方法

1.本实用新型涉及电子电路领域，尤其涉及一种抗电磁分析的防护电路。


背景技术：

2.现有的芯片在执行运算时，由于芯片中数字电路的特性，所处理数据的不同会产生不同的能量消耗，即芯片所产生能量消耗与芯片所处理的数据具有相关性。因此攻击者可以通过获取密码芯片在进行加密或解密计算时所产生的能量信息，利用特定的分析方法、手段来得到芯片需要保护的敏感信息，如算法密钥等。而芯片产生的能量信息一般包含功耗信息和电磁信息。由于芯片的功耗信息相较而言更加容易获取，因此对于功耗分析攻击已经出现了较多的防护手段，因此先阶段的攻击者大部分转向对芯片电磁信息进行分析攻击。
3.目前市场上使用较多的抗电磁分析防护技术主要为掩码防护技术以及电磁屏蔽封装结构技术。其中，掩码防护技术，即在芯片处理数据的过程中，给真实的需要处理的内部数据引入一组随机数，给芯片内部数据加上掩码，使得芯片电路的电磁信息与加掩后的数据相关而与真实内部运算数据无关，因此减小了真实数据与芯片产生电磁信息的相关性。而电磁屏蔽封装结构，主要针对芯片的电磁信息泄漏及电磁干扰问题，用来防止电磁干扰和电磁故障注入，一定程度上也能够阻止电磁信息的泄漏。
4.然而对于掩码防护技术，其作用机制是有迹可循的，因此攻击者可以利用高阶能量分析技术来消除掩码对芯片的保护作用。而对于磁屏蔽封装结构，结构设计较为复杂，且攻击者可以通过物理入侵的攻击方式，对芯片进行开封，去除芯片封装，致使屏蔽结构失效。


技术实现要素：

5.本实用新型提供了一种抗电磁分析的防护电路，能够减小安全芯片的数据与目标电磁信号的相关性，增加了抗电磁分析能力。
6.本实用新型提供了一种抗电磁分析的防护电路，设置于安全芯片的内部，所述防护电路包括：振荡电路模块以及敏感电路模块；
7.所述振荡电路模块，设置于所述安全芯片的需保护电路的外部，且与所述需保护电路存在预设距离；所述振荡电路模块，与所述安全芯片的电源输入端相连，用于将所述电源输入端输入的时钟方波信号转换为第一电磁信号；
8.所述敏感电路模块，与所述振荡电路模块相连，用于根据所述敏感电路模块的外部温度环境产生相应的电流信号，并将所述电流信号输入所述振荡电路模块，以使得所述振荡电路模块根据所述电流信号以及所述第一电磁信号输出第二电磁信号，所述第二电磁信号结合所述需保护电路处理数据产生的第三电磁信号得到目标电磁信号。
9.进一步的，所述振荡电路模块包括至少一个串联的电感元件以及至少一个电容元件；所述电感元件与所述电容元件相连；
10.所述电感元件，与所述安全芯片的电源输入端相连，用于接收所述电源输入端输入的所述时钟方波信号，以使得通过所述电容元件与所述电感元件将所述时钟方波信号转换为所述第一电磁信号。
11.进一步的，所述电容元件为晶体管级电容，所述电感元件为绕制的螺旋状导线，且所述螺旋状导线绕制的圈数及层数为预设数值。
12.进一步的，所述电感元件，位于所述需保护电路的上方，且与所述需保护电路相对应。
13.进一步的，所述敏感电路模块包括至少一个晶体管；每一所述晶体管与所述电容元件相并联；每一所述晶体管的栅极和源极均接地。
14.进一步的，所述敏感电路模块包括至少一个热敏电阻；所述热敏电阻与所述电感元件相串联，和/或，所述热敏电阻与所述电容元件相并联。
15.进一步的，所述第二电磁信号的信号大于所述第三电磁信号的预设阈值。
16.进一步的，所述振荡电路模块包括第一电感元件(l1)、第二电感元件(l2)、第三电感元件(l3)、第一电容元件(c1)、第二电容元件(c2)以及第三电容元件(c3)；
17.所述安全芯片的电源输入端与所述第一电感元件(l1)的第一端相连，所述第一电感元件(l1)的第二端分别与所述第二电感元件(l2)的第一端以及与所述第一电容元件(c1)的第一端相连，所述第一电容元件(c1)的第二端接地；
18.所述第二电感元件(l2)的第二端分别与所述第三电感元件(l3)的第一端以及与所述第二电容元件(c2)的第一端相连，所述第二电容元件(c2)的第二端接地；
19.所述第三电感元件(l3)的第二端分别与所述振荡电路模块的输出端相连以及与所述第三电容元件(c3)的第一端相连，第三电容元件(c3)的第二端接地。
20.进一步的，所述敏感电路元件包括第一nmos晶体管(m1)、第二nmos晶体管(m2)以及第三nmos晶体管(m3)；
21.所述第一nmos晶体管(m1)的漏极与所述第一电容元件(c1)的第一端相连，所述第一nmos晶体管(m1)的栅极和源极均接地；
22.所述第二nmos晶体管(m2)的漏极与所述第二电容元件(c2)的第一端相连，所述第二nmos晶体管(m2)的栅极和源极均接地；
23.所述第三nmos晶体管(m3)的漏极与所述第三电容元件(c3)的第一端相连，所述第三nmos晶体管(m3)的栅极和源极均接地。
24.进一步的，所述振荡电路模块为石英晶体振荡器或rc振荡器。
25.从以上技术方案可以看出，本实用新型具有以下优点：
26.根据敏感电路模块的外部温度环境产生相应的电流信号，并将电流信号输入振荡电路模块，以使得振荡电路模块根据电流信号以及第一电磁信号输出第二电磁信号，第二电磁信号结合需保护电路处理数据产生的第三电磁信号得到目标电磁信号。此时，外部采集到的信号为随温度变化的目标电磁信号，减小了安全芯片的数据与目标电磁信号的相关性，增加了抗电磁分析能力。
附图说明
27.为了更清楚地说明本实用新型中的技术方案，下面将对实施例描述中所需要使用
的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
28.图1为本实用新型公开的一个芯片内部电路连接图；
29.图2为本实用新型公开的一个防护电路连接图；
30.图3为本实用新型公开的一个防护电路结构图。
具体实施方式
31.下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，因此只作为示例，而不能以此来限制本实用新型的保护范围。
32.在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
33.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
34.现有的芯片在执行运算时，芯片所产生能量消耗与芯片所处理的数据具有相关性，攻击者可以通过对芯片的能量信息进行分析解密得到芯片需要保护的敏感信息。一般情况下，攻击者进行分析解密的能量信息为电磁信息。目前市场上使用较多的抗电磁分析防护技术主要为掩码防护技术以及电磁屏蔽封装结构技术。然而对于掩码防护技术，其作用机制是有迹可循的，因此攻击者可以利用高阶能量分析技术来消除掩码对芯片的保护作用。而对于磁屏蔽封装结构，结构设计较为复杂，且攻击者可以通过物理入侵的攻击方式，对芯片进行开封，去除芯片封装，致使屏蔽结构失效。可以理解的是，该电磁信息具体可以用电磁信号表示。因此，本实用新型提出了一种抗电磁分析的防护电路，能够减小安全芯片的数据与电磁信号的相关性，增加抗电磁分析能力。
35.如图1及图2所示，将防护电路加入芯片，芯片中包括了若干个内部电路和电源输入、输出端口，内部电路与端口直接使用引线连接，该芯片可以理解为安全芯片或密码芯片。该防护电路设置在安全芯片的内部，且该防护电路包括：振荡电路模块以及敏感电路模块。该振荡电路模块以及该敏感电路模块主要由电子硬件组成，该防护电路可以理解为敏感硬件防护电路。安全芯片中的需保护电路(内部电路)并联一个防护电路，确定安全芯片的电源端和接地端之后，将时钟方波信号输入防护电路，防护电路的另一端接地。可以理解的是，输入防护电路的时钟方波信号与输入芯片内部电路的时钟方波信号可以为相同的方波信号，或不同的方波信号，具体此处不做限定。
36.具体的，振荡电路模块，设置于安全芯片的需保护电路的外部，且与所述需保护电路存在预设距离。可以理解的是，该预设距离可以为3厘米或4厘米，具体此处不做限定，但为了减小芯片的内部空间，该预设距离不宜过大。该振荡电路模块主要设置于需保护电路
的周围。该振荡电路模块，与安全芯片的电源输入端相连，用于将电源输入端输入的时钟方波信号转换为第一电磁信号。该第一电磁信号主要为正弦信号。敏感电路模块，与振荡电路模块相连，用于根据敏感电路模块的外部温度环境产生相应的电流信号。可以理解的是，敏感电路模块产生的电流信号可以随外部温度环境的变化而变化，该外部温度环境也可以理解为安全芯片的温度环境。敏感电路模块将电流信号输入振荡电路模块，此时振荡电路模块根据该电流信号以及第一电磁信号输出第二电磁信号，可以理解的是，该电流信号会影响第一电磁信号，使第一电磁信号变为第二电磁信号。第二电磁信号结合需保护电路处理数据产生的第三电磁信号得到目标电磁信号，即芯片辐射出去的电磁信号为该目标电磁信号。
37.本实用新型中，根据敏感电路模块的外部温度环境产生相应的电流信号，并将电流信号输入振荡电路模块，以使得振荡电路模块根据电流信号以及第一电磁信号输出第二电磁信号，第二电磁信号结合需保护电路处理数据产生的第三电磁信号得到目标电磁信号。此时，外部采集到的信号为随温度变化的目标电磁信号，减小了安全芯片的数据与目标电磁信号的相关性，增加了抗电磁分析能力。在一种可实现方案中，对于掩码技术，攻击者难以利用分析方法分析出芯片中加入的敏感电路的变化规律，且不同的敏感元件变化规律不同，因此也就无法利用包含了敏感元件产生的能量信息，能够很好的抵御电磁分析攻击。即攻击者无法预测敏感元件对于芯片实际产生电磁信号的影响机制，无法利用分析技术来消除敏感元件的电磁信号对芯片的保护作用。对于芯片电磁屏蔽封装结构，芯片内部中加入防护电路，硬件设计简单，且较易实现，只要满足芯片的设计尺寸，能实现基本的电路功能即可满足要求，无须占用较大的芯片面积，同时敏感电路位置隐蔽，能够很好的防御侵入式攻击。无须设计复杂的电路及封装结构，且所占芯片空间较小，且攻击者从采集的电磁上不易分辨出芯片中所施加的防护类型，同时难以使用物理手段分辨并定位出在芯片封装中加入的对攻击有阻碍作用的防护电路，且由于防护电路隐蔽，对电路进行物理切割、改造的难度大大提升。
38.进一步的，为了满足了芯片设计尺寸的要求，主要使用小尺寸元器件设计防护电路。其中，振荡电路模块使用电感元件以及电容元件组成。具体的，振荡电路模块包括至少一个串联的电感元件以及至少一个电容元件；电感元件与电容元件相连组成一个lc振荡电路；可以理解的是，可以是多个电感元件与一个电容元件组成lc振荡电路，也可以是多个电感元件与一个电容元件组成lc振荡电路，具体此处不做限定，优选的，需要电感元件以及电容元件的数量及大小需要满足芯片的内部空间。其中，电感元件，与安全芯片的电源输入端相连，用于接收电源输入端输入的时钟方波信号，以使得通过电容元件与电感元件将时钟方波信号转换为第一电磁信号。具体的，经过电感元件阻碍电流的变化和电容元件充放电的作用，可以将时钟方波信号转换为正弦信号，此时将会同步产生第一电磁信号，来影响芯片总电磁信号的释放。
39.进一步的，为了受限于芯片的内部空间，电容元件选择尺寸较小的晶体管级电容，如mos电容，电感元件则用导线在电路上方绕制出的螺旋形状、具备电感功能的电路替代。电感元件为绕制的螺旋状导线，且螺旋状导线绕制的圈数及层数为预设数值。可以理解的是，考虑到电感容量的问题以及电感的占用面积，该电感电路的绕制圈数和层数可适当调整且不宜过大。
40.进一步的，如图3所示，电感元件，位于需保护电路的上方，且与需保护电路相对应。由于内部电路就是各个逻辑元件串联或者并联连接而成，防护电路的放置位置以及数量较为灵活，芯片内部电路元件较多，防护电路的放置需综合考量。防护电路需靠近需保护电路，此时可以将电感元件放置在需保护电路上方或下方，具体此处不做限定。主要是为了使需保护电路处理数据产生的第三电磁信号，需通过电感元件才能向芯片外辐射。利用简单的lc振荡电路实现电磁干扰信号的产生，为满足芯片电路的尺寸设计要求，电容元件选择晶体管级的电容，电感元件则通过利用导线在平面上绕制成螺旋形状、具有电感功能的电路实现，电感元件覆盖在需保护的电路上方，振荡电路的输入为时钟方波信号，经过振荡电路之后会产生正弦信号，同时产生电磁信号。
41.进一步的，敏感电路模块包括至少一个晶体管；每一晶体管与电容元件相并联；每一晶体管的栅极和源极均接地。可以理解的是，该晶体管为尺寸较小的元器件。一种可实现的情况下，晶体管栅极和源极间无压差，一直处于截止状态，晶体管无电流通过。当电容元件充放电时，振荡电流在振荡电路中反复。但由于晶体管的热效应和漏电流，晶体管截止状态下会有漏电流流过，振荡电流中的一部分会流向晶体管；同时由于温度变化，晶体管内部通过的漏电流不同，流过晶体管的电流大小随温度变化，此时振荡电路的电流大小也发生变化，因此相当于电容元件充放电的速度随温度变化，该防护电路的振荡电流就具备温度敏感特性。由于振荡电路中电容元件充放电的总体速率的变化，导致由振荡电路输出的正弦信号也随之持续产生随温度变化的正弦电流，影响芯片电路的总电磁辐射(目标电磁信号)。同时，将敏感电路模块与芯片加解密过程结合起来进行防护，在芯片内部加入防护电路，能够在芯片处理数据的同时利用该防护电路产生随机干扰信号来达到能量分析防护的目的。产生随机的电磁干扰信号与芯片处理数据产生的电磁信号同步，使攻击者采集的总电磁信号被加入随机无关的信号，实现其干扰能力。可以理解的是，敏感电路的晶体管材料的不同也会使温度敏感效果不同，晶体管的位置和数量可根据情况确定。
42.进一步的，敏感电路模块还可以由热敏电阻组成，敏感电路模块包括至少一个热敏电阻；热敏电阻与电感元件相串联，和/或，热敏电阻与电容元件相并联。此时，敏感电路模块也能产生随温度变化的电流信号。
43.进一步的，第二电磁信号的信号需大于所述第三电磁信号的预设阈值。该预设阈值可以为20％或30％，具体此处不做限定，优选为20％。由于电磁信号会对芯片产生干扰作用，所以防护电路所产生的电磁信号的大小不可干扰芯片的正常工作，因此电容元件、电感元件容量的大小及数量可根据情况判定，但防护电路产生的第二电磁信号需大于芯片处理数据产生的电磁信号的20％。
44.进一步的，如图2所示，振荡电路模块主要包括第一电感元件(l1)、第二电感元件(l2)、第三电感元件(l3)、第一电容元件(c1)、第二电容元件(c2)以及第三电容元件(c3)；安全芯片的电源输入端与第一电感元件(l1)的第一端相连，第一电感元件(l1)的第二端分别与第二电感元件(l2)的第一端以及与第一电容元件(c1)的第一端相连，第一电容元件(c1)的第二端接地；第二电感元件(l2)的第二端分别与第三电感元件(l3)的第一端以及与第二电容元件(c2)的第一端相连，第二电容元件(c2)的第二端接地；第三电感元件(l3)的第二端分别与振荡电路模块的输出端相连以及与第三电容元件(c3)的第一端相连，第三电容元件(c3)的第二端接地。敏感电路元件包括第一nmos晶体管(m1)、第二nmos晶体管(m2)
以及第三nmos晶体管(m3)；第一nmos晶体管(m1)的漏极与第一电容元件(c1)的第一端相连，第一nmos晶体管(m1)的栅极和源极均接地；第二nmos晶体管(m2)的漏极与第二电容元件(c2)的第一端相连，第二nmos晶体管(m2)的栅极和源极均接地；第三nmos晶体管(m3)的漏极与第三电容元件(c3)的第一端相连，第三nmos晶体管(m3)的栅极和源极均接地。
45.可以理解的是，防护电路的原理是由于芯片环境温度的变化导致通过晶体管的电流变化，使得防护电路产生的电磁信号大小随温度变化。此时攻击者采集到的电磁信号并不仅仅是芯片处理数据而产生的信号，而是还加入了随温度变化的干扰电磁信号，使得攻击者无法利用所采集的芯片运行所产生的总电磁信号信息破解出芯片中的密钥等敏感信息，减小芯片产生的总电磁信号与芯片实际处理数据的相关性，增加芯片抗电磁分析攻击的防护能力。
46.进一步的，该振荡电路模块还可以为石英晶体振荡器或rc振荡器，具体此处不做限定。可以理解的是，防护电路的设计方式较多，振荡电路模块的实现方式较多，当振荡电路模块为lc振荡电路时，其电容、电感类型及数量没有特定要求，在设计防护电路时可选择不同的电容类型，不同绕制形状和数量的电感。
47.最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。