一种基于FPGA的数字锁相放大器

本技术涉及信号处理领域，具体涉及微弱信号的检测与处理中的一种基于fpga的数字锁相放大器。

背景技术：

1、锁相放大器相对于其他的微弱信号检测方法，具有更高的稳定性和灵活性，然而目前市面上的高性能锁相放大器，由于其价格昂贵、功能复杂，难以作为模块应用到特定领域的仪器中。

2、fpga，即现场可编程门阵列，其内部由大量的门阵列组成，可以进行各种复杂的数字信号处理运算，数据并行处理的硬件结构是其在数字信号处理领域的优势。然而以fpga为基础的数字锁相放大器往往会消耗大量的逻辑资源，这使得低端fpga芯片实现数字锁相放大器存在资源不足的问题。

3、鉴于此，迫切需要一种模块化、程序设计简单、资源消耗少的数字锁相放大器。

技术实现思路

1、本实用新型的目的在于，针对现有技术的上述不足，提供一种使用systemgenerator设计的基于fpga的数字锁相放大器，实现一种模块化、程序设计简单、资源消耗少的数字锁相放大器来解决上述技术缺陷。

2、一种基于fpga的数字锁相放大器，包括：

3、信号预处理电路，对被测信号进行预处理；

4、ad转换器，将预处理后的被测信号转换为离散的被测信号；

5、参考信号模块，产生与被测信号同频率且相位无关的、单位幅值的正交三角函数sin波、cos波，作为数字锁相放大器的正交参考信号；

6、异步fifo模块，跨时钟域数据传输，将离散的被测信号与正交参考信号相乘得到的载波信号传输至低通滤波模块；

7、低通滤波模块，对每路载波信号进行低通滤波处理，分别得到直流分量；

8、运算模块，对两路直流分量进行运算，得到被测信号的幅值和相位；

9、其中，信号预处理电路，ad转换器由外部硬件电路实现，参考信号模块、异步fifo模块、低通滤波模块和运算模块由fpga实现。

10、进一步的，参考信号模块采用5mhz的高频时钟源，低通滤波模块和运算模块采用25khz的低频时钟源，由异步fifo模块进行跨时钟域数据传输，从而达到减少低通滤波占用过多逻辑资源的目的。

11、进一步的，运算模块的运算采用查找表的方法实现。

12、与现有技术相比，本实用新型的有益效果是：

13、1.本实用新型采用异步fifo的跨时钟数据传输方法和查找表的运算实现方法，有效减少了低通滤波模块和计算被测信号幅值和相位时消耗fpga内部过多逻辑资源的问题。

14、2.本实用新型使用system generator设计对数字锁相放大器进行程序设计，避免了繁琐的硬件描述语言设计。

15、3.本实用新型使用fpga作为处理器，具有集成度高，功耗低，体积小，成本低的优点，便于作为模块应用到其他特定领域的仪器中。

技术特征：

1.一种基于fpga的数字锁相放大器，其特征在于，包括：信号预处理电路、ad转换器、参考信号模块、异步fifo模块、低通滤波模块和运算模块，所述信号预处理电路用于对被测信号进行预处理，预处理后的被测信号由ad转换器得到离散的被测信号，所述参考信号模块用于产生与被测信号同频率且相位无关的、单位幅值的正交三角函数sin波、cos波，作为数字锁相放大器的正交参考信号，所述异步fifo模块用于进行跨时钟域数据传输，将离散的被测信号与正交参考信号相乘得到的载波信号传输至低通滤波模块，所述低通滤波模块用于对每路载波信号进行低通滤波处理，分别得到直流分量，所述运算模块用于对两路直流分量进行运算，得到被测信号的幅值和相位，其中，信号预处理电路，ad转换器由外部硬件电路实现，参考信号模块、异步fifo模块、低通滤波模块和运算模块由fpga实现。

2.根据权利要求1所述的一种基于fpga的数字锁相放大器，其特征在于，参考信号模块采用5mhz的高频时钟源，低通滤波模块和运算模块采用25khz的低频时钟源，由异步fifo进行跨时钟域数据传输，从而达到减少低通滤波占用过多逻辑资源的目的。

3.根据权利要求1所述的一种基于fpga的数字锁相放大器，其特征在于，运算模块的运算采用查找表的方法实现。

技术总结
一种基于FPGA的数字锁相放大器，包括信号预处理电路，AD转换器，参考信号模块，异步FIFO模块，低通滤波模块和运算模块。信号预处理电路用于对被测信号进行预处理，参考信号模块用于产生与被测信号同频率且相位无关的、单位幅值的正交三角函数SIN波、COS波异步FIFO模块用于进行跨时钟域数据传输低通滤波模块用于对每路载波信号进行低通滤波处理运算模块用于对两路直流分量进行运算。本技术采用异步FIFO的跨时钟数据传输方法和查找表的运算实现方法，有效解决了低通滤波模块和计算被测信号幅值和相位时消耗FPGA内部过多逻辑资源的问题，具有集成度高，功耗低，体积小，成本低的优点，便于作为模块应用到其他特定领域的仪器中。

技术研发人员：卞旭东,王志仁,陈钦禹,刘荣华
受保护的技术使用者：中国石油大学（华东）
技术研发日：20221103
技术公布日：2024/1/12