背景技术:
1、相关技术的描述
2、对提供芯片封装中的一个或多个集成电路与位于芯片封装外部的母板上的外部组件之间的通信的半导体封装的需求不断增长。与移动计算、可穿戴电子器件和物联网(iot)相关联的电子产品推动对利用竖直信号互连的小封装的需求。在这些产品中使用的芯片封装的示例包括球栅阵列(bga)、芯片级封装(csp)和系统级封装(sip)。
3、半导体封装利用受控塌陷芯片连接(c4)互连件,该互连件也被称为倒装芯片互连件。例如,c4凸块使用凸块焊盘连接到形成于硅封装基板中的竖直贯穿硅过孔(tsv),该硅封装基板具有到印刷电路板的连接。穿过硅总线形成的tsv群组用作基础裸片、一个或多个附加集成电路与印刷电路板(pcb)(诸如母板或卡)上的布线之间的互连件。对sip以及集成电路与印刷电路板(pcb)之间的更多信号互连件的需求也增加了对封装基板和中介层的需求。
4、封装基板是芯片封装的一部分,其提供机械基座支撑以及用于为信号互连件提供电接口。中介层是一个或多个集成电路与倒装芯片凸块或其他互连件与封装基板之间的中间层。当被使用时,中介层为装配在信号互连件上的裸片(裸片间互连件)与封装基板(裸片与封装互连件)之间的信号互连件提供电接口。根据具体实施,术语封装基板和中介层可互换地使用。
5、半导体封装内的一个或多个集成电路具有使用再分布层连接在它们与母板(或印刷电路板)之间的信号路线。再分布层的信号路线是位于与集成电路上的焊盘接触的微凸块与硅封装基板的贯穿硅过孔(tsv)之间的信号路线。
6、虽然创新带来了改进,但现代技术在处理和集成电路设计中仍然出现设计问题,这限制了潜在的益处。一个问题是,一个或多个集成电路具有用于接收一个或多个供电电压参考电平和一个或多个地参考电压电平的数万个节点,而在tsv处存在用于传输这些电压参考电平的数百个节点。这些功率连接件穿过再分布层的布线变得复杂。另外,在执行验证检查和稍后的制造之前在这些信号路线的掩模布局表示上手动地布置过孔花费数周或数月。
7、鉴于上述情况,期望用于在再分布层内生成功率连接件的过孔的高效方法和系统。
技术实现思路
1.一种处理器,包括:
2.根据权利要求1所述的处理器,其中所述属性包括参考金属标识、起始点、方向和序列中的一者或多者。
3.根据权利要求2所述的处理器,其中所述电路被进一步配置为:至少部分地基于当前选择的过孔层的大小和节距来确定所述过孔的布置。
4.根据权利要求3所述的处理器,其中所述电路被进一步配置为:至少部分地基于所述大小和所述节距来确定布置在所述重叠区域中的多个过孔之间的间距。
5.根据权利要求1所述的处理器,其中所述电路被进一步配置为:将所述重叠区域一分为二并且将过孔布置在所述重叠区域上方和下方。
6.根据权利要求1所述的处理器,其中所述电路被进一步配置为:以通过所述多个属性指定的序列的次序来生成所述多个过孔的布置,其中每个序列标识一对金属层。
7.根据权利要求1所述的处理器,其中所述多个金属层层级是集成电路与印刷电路板之间的再分布层。
8.一种方法,包括:
9.根据权利要求8所述的方法,其中所述属性包括参考金属标识、起始点、方向和序列中的一者或多者。
10.根据权利要求9所述的方法,还包括:至少部分地基于当前选择的过孔层的大小和节距来确定所述过孔的布置。
11.根据权利要求8所述的方法,还包括:以通过所述多个属性指定的序列的次序来生成所述多个过孔的布置,其中每个序列标识一对金属层。
12.根据权利要求11所述的方法,其中所述多个金属层层级是集成电路与印刷电路板之间的再分布层。
13.根据权利要求11所述的方法,其中所述一个或多个信号类型包括由所述集成电路使用的供电电压参考电平或地参考电压电平中的一者或多者。
14.根据权利要求11所述的方法,还包括:经由图形用户界面接收所述多个属性。
15.一种非暂态存储介质,所述非暂态存储介质被配置为存储程序指令,其中所述程序指令能够执行以:
16.根据权利要求15所述的非暂态存储介质,其中所述属性包括参考金属标识、起始点、方向和序列中的一者或多者。
17.根据权利要求16所述的非暂态存储介质,其中所述程序指令能够执行以:至少部分地基于当前选择的过孔层的大小和节距来确定所述过孔的布置。
18.根据权利要求17所述的非暂态存储介质,其中所述程序指令能够执行以:至少部分地基于所述大小和所述节距来确定布置在所述重叠区域中的多个过孔之间的间距。
19.根据权利要求15所述的非暂态存储介质,其中所述程序指令能够执行以:将所述重叠区域一分为二并且将过孔布置在所述重叠区域上方和下方。
20.根据权利要求15所述的非暂态存储介质,其中所述程序指令能够执行以:以通过所述多个属性指定的序列的次序来生成所述多个过孔的布置,其中每个序列标识一对金属层。