本发明涉及一种存储器管理技术，且尤其涉及一种映射表更新方法、存储器存储装置及存储器控制电路单元。
背景技术：
：：1、智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。2、在对可复写式非易失性存储器模块进行数据读写的过程中，存储器控制器会从可复写式非易失性存储器模块读取一或多个映射表至缓冲存储器，以根据映射表中的映射信息来对可复写式非易失性存储器模块进行数据存取并对应更新映射表。然后，更新后的映射表会被重新回存至可复写式非易失性存储器模块中。3、一般来说，存储器控制器会根据指令缓冲器中的多个操作指令逐一读取操作所需的映射表。但是，一旦指令缓冲器中的多个操作指令所对应的逻辑单元很分散，则存储器控制器会频繁地对可复写式非易失性存储器模块进行映射表的读取与写入，从而造成额外的写入放大(write amplification,wa)。过度的写入放大会严重增加可复写式非易失性存储器模块的损耗，进而减少可复写式非易失性存储器模块的使用寿命。技术实现思路1、本发明提供一种映射表更新方法、存储器存储装置及存储器控制电路单元，可有效提高映射表的更新效率。2、本发明的范例实施例提供一种映射表更新方法，其用于可复写式非易失性存储器模块。所述映射表更新方法包括：从主机系统接收多个操作指令，其中所述多个操作指令包括第一操作指令、第二操作指令及第三操作指令，所述第一操作指令指示更新属于第一逻辑单元的数据，所述第二操作指令指示更新属于第二逻辑单元的数据，所述第三操作指令指示更新属于第三逻辑单元的数据；根据所述第一操作指令与所述第三操作指令执行第一表格更新操作，其中所述第一表格更新操作包括：从所述可复写式非易失性存储器模块读取第一映射表至缓冲存储器；根据所述第一映射表中的第一地址信息从所述可复写式非易失性存储器模块读取所述第一子映射表与所述第三子映射表至所述缓冲存储器；以及根据所述第一操作指令与所述第三操作指令在所述缓冲存储器中更新所述第一映射表与所述第三映射表；以及在完成所述第一表格更新操作后，根据所述第二操作指令执行第二表格更新操作，其中所述第二表格更新操作包括：从所述可复写式非易失性存储器模块读取第二映射表至缓冲存储器；根据所述第二映射表中的第二地址信息从所述可复写式非易失性存储器模块读取所述第二子映射表至所述缓冲存储器；以及根据所述第二操作指令在所述缓冲存储器中更新所述第二子映射表。3、本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元，所述连接接口单元用以连接至主机系统。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：从所述主机系统接收多个操作指令，其中所述多个操作指令包括第一操作指令、第二操作指令及第三操作指令，所述第一操作指令指示更新属于第一逻辑单元的数据，所述第二操作指令指示更新属于第二逻辑单元的数据，所述第三操作指令指示更新属于第三逻辑单元的数据；根据所述第一操作指令与所述第三操作指令执行第一表格更新操作，其中所述第一表格更新操作包括：从所述可复写式非易失性存储器模块读取第一映射表至缓冲存储器；根据所述第一映射表中的第一地址信息从所述可复写式非易失性存储器模块读取所述第一子映射表与所述第三子映射表至所述缓冲存储器；以及根据所述第一操作指令与所述第三操作指令在所述缓冲存储器中更新所述第一映射表与所述第三映射表；以及在完成所述第一表格更新操作后，根据所述第二操作指令执行第二表格更新操作，其中所述第二表格更新操作包括：从所述可复写式非易失性存储器模块读取第二映射表至缓冲存储器；根据所述第二映射表中的第二地址信息从所述可复写式非易失性存储器模块读取所述第二子映射表至所述缓冲存储器；以及根据所述第二操作指令在所述缓冲存储器中更新所述第二映射表。4、本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：从所述主机系统接收多个操作指令，其中所述多个操作指令包括第一操作指令、第二操作指令及第三操作指令，所述第一操作指令指示更新属于第一逻辑单元的数据，所述第二操作指令指示更新属于第二逻辑单元的数据，所述第三操作指令指示更新属于第三逻辑单元的数据；根据所述第一操作指令与所述第三操作指令执行第一表格更新操作，其中所述第一表格更新操作包括：从所述可复写式非易失性存储器模块读取第一映射表至缓冲存储器；根据所述第一映射表中的第一地址信息从所述可复写式非易失性存储器模块读取所述第一子映射表与所述第三子映射表至所述缓冲存储器；以及根据所述第一操作指令与所述第三操作指令在所述缓冲存储器中更新所述第一映射表与所述第三映射表；以及在完成所述第一表格更新操作后，根据所述第二操作指令执行第二表格更新操作，其中所述第二表格更新操作包括：从所述可复写式非易失性存储器模块读取第二映射表至缓冲存储器；根据所述第二映射表中的第二地址信息从所述可复写式非易失性存储器模块读取所述第二子映射表至所述缓冲存储器；以及根据所述第二操作指令在所述缓冲存储器中更新所述第二映射表。5、基于上述，在从主机系统接收多个操作指令后，第一表格更新操作可根据所述操作指令中的第一操作指令与第三操作指令执行。在第一表格更新操作中，第一映射表可先从可复写式非易失性存储器模块读取，然后再根据第一映射表中的第一地址信息从可复写式非易失性存储器模块读取第一子映射表与第三子映射表来进行更新。在完成第一表格更新操作后，第二表格更新操作可根据所述操作指令中的第二操作指令而执行。在第二表格更新操作中，第二映射表可先从可复写式非易失性存储器模块读取，然后再根据第二映射表中的第二地址信息从可复写式非易失性存储器模块读取第二子映射表来进行更新。由此，可让单一映射表的查询效率最佳化和/或有效减少映射表的读取与写入次数。由此，可有效提高映射表的更新效率和/或减少对可复写式非易失性存储器模块的写入放大。技术特征：1.一种映射表更新方法，其特征在于，用于可复写式非易失性存储器模块，所述映射表更新方法包括：2.根据权利要求1所述的映射表更新方法，其中所述第一地址信息反映所述第一子映射表与所述第三子映射表在所述可复写式非易失性存储器模块中的第一存储地址，且所述第二地址信息反映所述第二子映射表在所述可复写式非易失性存储器模块中的第二存储地址。3.根据权利要求1所述的映射表更新方法，其中在所述缓冲存储器中更新所述第一子映射表的步骤包括：4.根据权利要求1所述的映射表更新方法，其中所述第一表格更新操作还包括：5.根据权利要求1所述的映射表更新方法，其中所述第一逻辑单元与所述第三逻辑单元属于第一逻辑范围，所述第二逻辑单元属于第二逻辑范围，且所述第一逻辑范围不同于所述第二逻辑范围。6.根据权利要求1所述的映射表更新方法，还包括：7.一种存储器存储装置，其特征在于，包括：8.根据权利要求7所述的存储器存储装置，其中所述第一地址信息反映所述第一子映射表与所述第三子映射表在所述可复写式非易失性存储器模块中的第一存储地址，且所述第二地址信息反映所述第二子映射表在所述可复写式非易失性存储器模块中的第二存储地址。9.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元在所述缓冲存储器中更新所述第一子映射表的操作包括：10.根据权利要求7所述的存储器存储装置，其中所述第一表格更新操作还包括：11.根据权利要求7所述的存储器存储装置，其中所述第一逻辑单元与所述第三逻辑单元属于第一逻辑范围，所述第二逻辑单元属于第二逻辑范围，且所述第一逻辑范围不同于所述第二逻辑范围。12.根据权利要求7所述的存储器存储装置，其中所述存储器控制电路单元更用以：13.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，所述存储器控制电路单元包括：14.根据权利要求13所述的存储器控制电路单元，其中所述第一地址信息反映所述第一子映射表与所述第三子映射表在所述可复写式非易失性存储器模块中的第一存储地址，且所述第二地址信息反映所述第二子映射表在所述可复写式非易失性存储器模块中的第二存储地址。15.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路在所述缓冲存储器中更新所述第一子映射表的操作包括：16.根据权利要求13所述的存储器控制电路单元，其中所述第一表格更新操作还包括：17.根据权利要求13所述的存储器控制电路单元，其中所述第一逻辑单元与所述第三逻辑单元属于第一逻辑范围，所述第二逻辑单元属于第二逻辑范围，且所述第一逻辑范围不同于所述第二逻辑范围。18.根据权利要求13所述的存储器控制电路单元，其中所述存储器管理电路更用以：技术总结本发明提供一种映射表更新方法、存储器存储装置及存储器控制电路单元。所述方法包括：从主机系统接收多个操作指令；根据所述多个操作指令中的第一操作指令与第三操作指令执行第一表格更新操作，以从可复写式非易失性存储器模块读取并更新第一子映射表与第三子映射表；以及在完成第一表格更新操作后，根据所述多个操作指令中的第二操作指令执行第二表格更新操作，以从可复写式非易失性存储器模块读取并更新第二映射表。由此，可有效提高映射表的更新效率。技术研发人员：王智麟,郭亚杰,汪恩洋,曹快,姚冬冬,张云鹏受保护的技术使用者：合肥兆芯电子有限公司技术研发日：技术公布日：2024/1/12