多芯片同步系统及方法与流程

本发明涉及于芯片测试，特别是涉及多芯片同步系统及方法。

背景技术：

1、自动测试设备(automatic test equipment，ate)是一种通过计算机和专用设备对集成电路进行自动化测试的系统。在半导体芯片测试领域，由于被测芯片管脚数量大，需要测试设备中的多个芯片协同配合才能完成测试。

2、现有技术中，通常采用单个芯片方案进行测试，不仅成本高且功耗大，因此需要一种协同多个芯片同步的系统完成被测芯片的测试。

技术实现思路

1、本发明的主要目的在于提供一种多芯片同步系统及方法，旨在解决现有技术中采用单个芯片方案进行测试，不仅成本高且功耗大，需要一种协同多个芯片同步的系统完成被测芯片测试的技术问题。

2、为了实现上述目的，本发明第一方面提供了一种多芯片同步系统，包括电子设备和校准设备，电子设备连接多个alpg，多个alpg中每个alpg分别连接多个芯片，校准设备连接多个芯片，电子设备，用于向第一alpg发送第一控制信号，第一控制信号用于第一alpg向第一芯片发送第一校准信号，第一校准信号用于第一芯片向校准设备发送第一校准信号，第一alpg为多个alpg中任一alpg，第一芯片为与第一alpg连接的多个芯片中除基准芯片之外的任一芯片；校准设备，用于向基准芯片发送第一校准信号；电子设备，还用于根据第一延迟时间对与第一alpg连接的多个芯片进行同步，第一延迟时间根据第一芯片发送第一校准信号的时间和基准芯片接收第一校准信号的时间确定。

3、可选的，多个芯片中每个芯片设有多个io口，其中：电子设备，还用于向第一alpg发送第二控制信号，第二控制信号用于第一alpg向第二芯片发送第二校准信号，第二校准信号用于第二芯片通过第一io口向校准设备发送第二校准信号，第二芯片为与第一alpg连接的多个芯片中的任一芯片，第一io口为第二芯片设有的多个io口中除基准io口之外任一io口；校准设备，还用于通过基准io口向第二芯片发送第二校准信号；电子设备，还用于根据第二延迟时间对第一io口进行同步，第二延迟时间根据第一io口发送第二校准信号的时间和基准io口接收第二校准信号的时间确定。

4、可选的，电子设备连接多个同步板，多个同步板中每个同步板连接多个控制板，每个控制板分别连接多个alpg，其中：电子设备，还用于在多个芯片同步完成后，向第一同步板发送第三控制信号，第三控制信号用于第一同步板向控制板发送第一同步信号，第一同步信号用于控制板延迟一个时钟后向多个alpg发送第一同步信号，第一同步板为多个同步板中任一同步板。

5、可选的，多个同步板相互连接，其中：电子设备，还用于向主同步板发送通知信号，通知信号用于主同步板向第二同步板发送开始信号，开始信号用于控制第二同步板发送开始信号，第二同步板为多个同步板中除主同步板之外任一同步板；电子设备还用于在第二同步板发送开始信号后，向主同步板发送第四控制信号，第四控制信号用于主同步板延迟预设时间后发送开始信号以保证与第二同步板同步发送。

6、可选的，多芯片同步系统还包括连接器，其中：第一校准信号用于第一芯片向校准设备发送第一校准信号包括：第一校准信号用于第一芯片通过连接器向校准设备发送第一校准信。

7、可选的，多个芯片到连接器的长度与连接器到校准设备的长度相等。

8、可选的，多芯片同步系统还包括连接器，其中；第二校准信号用于第二芯片通过第一io口向校准设备发送第二校准信号包括：第二校准信号用于第二芯片通过第一io口经连接器向校准设备发送第二校准信号。

9、可选的，第二芯片到连接器的长度与连接器到校准设备的长度相等。

10、本申请实施例第二方面提供了一种多芯片同步方法，方法应用于包括电子设备和校准设备的多芯片同步系统，电子设备连接多个alpg，多个alpg中每个alpg分别连接多个芯片，校准设备连接多个芯片，其中：电子设备向第一alpg发送第一控制信号，第一控制信号用于第一alpg向第一芯片发送第一校准信号，第一校准信号用于第一芯片向校准设备发送第一校准信号，第一alpg为多个alpg中任一alpg，第一芯片为与第一alpg连接的多个芯片中除基准芯片之外的任一芯片；校准设备向基准芯片发送第一校准信号；电子设备根据第一延迟时间对与第一alpg连接的多个芯片进行同步，第一延迟时间根据第一芯片发送第一校准信号的时间和基准芯片接收第一校准信号的时间确定。

11、由上可见，本申请提供了一种多芯片同步系统及方法，包括电子设备和校准设备，电子设备连接多个alpg，多个alpg中每个alpg分别连接多个芯片，校准设备连接多个芯片，其中：电子设备，用于向第一alpg发送第一控制信号，第一控制信号用于第一alpg向第一芯片发送第一校准信号，第一校准信号用于第一芯片向校准设备发送第一校准信号，第一alpg为多个alpg中任一alpg，第一芯片为与第一alpg连接的多个芯片中除基准芯片之外的任一芯片；校准设备，用于向基准芯片发送第一校准信号；电子设备，还用于根据第一延迟时间对与第一alpg连接的多个芯片进行同步，第一延迟时间根据第一芯片发送第一校准信号的时间和基准芯片接收第一校准信号的时间确定，本申请中第一芯片发送第一校准信号，基准芯片接收第一校准信号，其中第一芯片为除基准芯片之外的任一芯片，将第一芯片与基准芯片建立关系，进而通过第一延迟时间对第一芯片进行同步校准，以保证多个芯片可以同步发送信号。

技术特征：

1.一种多芯片同步系统，其特征在于，包括电子设备和校准设备，所述电子设备连接多个alpg，所述多个alpg中每个alpg分别连接多个芯片，所述校准设备连接所述多个芯片，其中：

2.根据权利要求1所述的多芯片同步系统，其特征在于，所述多个芯片中每个芯片设有多个io口，其中：

3.根据权利要求1所述的多芯片同步系统，其特征在于，所述第一控制信号用于所述第一alpg向所述第一芯片发送第一校准信号，所述第一校准信号用于所述第一芯片向所述校准设备发送所述第一校准信号，包括：所述第一控制信号用于所述第一alpg向所述第一芯片的第一io口发送第一校准信号，所述第一校准信号用于所述第一芯片的第一io口向所述校准设备发送所述第一校准信号；所述用于向所述基准芯片发送所述第一校准信号包括：用于向所述基准芯片的基准io口发送所述第一校准信号。

4.根据权利要求1所述的多芯片同步系统，其特征在于，所述电子设备连接多个同步板，所述多个同步板中每个同步板连接多个控制板，每个控制板分别连接所述多个alpg，其中：

5.根据权利要求3所述的多芯片同步系统，其特征在于，所述多个同步板相互连接，其中：

6.根据权利要求1所述的多芯片同步系统，其特征在于，所述多芯片同步系统还包括连接器，其中：

7.根据权利要求6所述的多芯片同步系统，其特征在于，所述多个芯片到所述连接器的长度与所述连接器到所述校准设备的长度相等。

8.根据权利要求2所述的多芯片同步系统，其特征在于，所述多芯片同步系统还包括连接器，其中；

9.根据权利要求8所述的多芯片同步系统，其特征在于，所述第二芯片到所述连接器的长度与所述连接器到所述校准设备的长度相等。

10.一种多芯片同步方法，其特征在于，所述方法应用于包括电子设备和校准设备的多芯片同步系统，所述电子设备连接多个alpg，所述多个alpg中每个alpg分别连接多个芯片，所述校准设备连接所述多个芯片，其中：

技术总结
本发明公开了一种多芯片同步系统及方法，包括电子设备和校准设备，电子设备连接多个ALPG，多个ALPG中每个ALPG分别连接多个芯片，校准设备连接多个芯片，其中：电子设备，用于向第一ALPG发送第一控制信号，第一控制信号用于第一ALPG向第一芯片发送第一校准信号，第一校准信号用于第一芯片向校准设备发送第一校准信号，第一ALPG为多个ALPG中任一ALPG，第一芯片为与第一ALPG连接的多个芯片中除基准芯片之外的任一芯片；校准设备，用于向基准芯片发送第一校准信号；电子设备，还用于根据第一延迟时间对与第一ALPG连接的多个芯片进行同步，第一延迟时间根据第一芯片发送第一校准信号的时间和基准芯片接收第一校准信号的时间确定，保证多个芯片可以同步发送信号。

技术研发人员：薄会健
受保护的技术使用者：深圳高铂科技有限公司
技术研发日：
技术公布日：2024/1/13