数据处理器、数据处理装置、电子设备及数据处理方法与流程

本公开涉及计算机，尤其涉及芯片和处理器。更具体地，本公开提供了一种数据处理器、数据处理装置、电子设备、数据处理方法及存储介质。

背景技术：

1、随着计算机技术和人工智能技术的发展，人工智能芯片可以支持64比特(bit)的操作数，也可以支持32比特的操作数。

技术实现思路

1、本公开提供了一种数据处理器、数据处理装置、电子设备、数据处理方法以及存储介质。

2、根据本公开的一方面，提供了一种数据处理器，该处理器包括：取指单元，配置为读取多个待处理指令；译码单元，配置为：确定多个待处理指令各自的至少一个操作数；响应于确定多个待处理指令中存在操作数的位宽为第一预设位宽的目标待处理指令，将目标待处理指令的操作数拆分为至少两个目标子操作数；以及利用至少两个数据通道分别发射至少两个目标子操作数，其中，目标子操作数的位宽为第二预设位宽，第一预设位宽为第二预设位宽的至少两倍。

3、根据本公开的另一方面，提供了一种数据处理装置，包括本公开提供的数据处理器。

4、根据本公开的另一方面，提供了一种电子设备，包括本公开提供的数据处理装置。

5、根据本公开的另一方面，提供了一种数据处理方法，该方法包括：确定多个待处理指令各自的至少一个操作数；响应于确定多个待处理指令中存在操作数的位宽为第一预设位宽的目标待处理指令，将目标待处理指令的操作数拆分为至少两个目标子操作数；以及利用至少两个数据通道分别发射至少两个目标子操作数，其中，目标子操作数的位宽为第二预设位宽，第一预设位宽为第二预设位宽的至少两倍。

6、根据本公开的另一方面，提供了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行根据本公开提供的方法。

7、根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行根据本公开提供的方法。

8、根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，计算机程序在被处理器执行时实现根据本公开提供的方法。

9、应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种数据处理器，包括：

2.根据权利要求1所述的处理器，其中，在当前发射周期的多个所述待处理指令中，发射优先级低于所述目标待处理指令的在后待处理指令为k个，至少两个所述目标子操作数为m个，m为大于或等于2的整数，k为大于或等于0的整数。

3.根据权利要求2所述的处理器，其中，所述译码单元还配置为：

4.根据权利要求3所述的处理器，其中，所述译码单元还配置为：

5.根据权利要求3或4所述的处理器，其中，k＝1，m＝2。

6.根据权利要求2所述的处理器，其中，所述译码单元配置为：

7.根据权利要求5所述的处理器，其中，所述译码单元还配置为：

8.根据权利要求6或7所述的处理器，其中，k＝0，m＝2。

9.根据权利要求1或2所述的处理器，其中，所述第一预设位宽为64比特，所述第二预设位宽为32比特。

10.根据权利要求1所述的处理器，还包括：

11.根据权利要求10所述的处理器，其中，所述译码单元还配置为：

12.根据权利要求10所述的处理器，还包括：

13.根据权利要求1所述的处理器，还包括：

14.一种数据处理装置，包括根据权利要求1至13任一项所述的数据处理器。

15.一种电子设备，包括根据权利要求14所述的数据处理装置。

16.一种数据处理方法，包括：

17.根据权利要求16所述的方法，其中，在当前发射周期的多个所述待处理指令中，发射优先级低于所述目标待处理指令的在后待处理指令为k个，至少两个所述目标子操作数为m个，m为大于或等于2的整数，k为大于或等于0的整数。

18.根据权利要求17所述的方法，其中，所述利用至少两个数据通道分别发射至少两个所述目标子操作数包括：

19.根据权利要求18所述的方法，其中，所述利用至少两个数据通道分别发射至少两个所述目标子操作数还包括：

20.根据权利要求18或19所述的方法，其中，k＝1，m＝2。

21.根据权利要求17所述的方法，其中，所述利用至少两个数据通道分别发射至少两个所述目标子操作数包括：

22.根据权利要求21所述的方法，其中，所述利用至少两个数据通道分别发射至少两个所述目标子操作数还包括：

23.根据权利要求21或22所述的方法，其中，k＝0，m＝2。

24.根据权利要求16或17所述的方法，其中，所述第一预设位宽为64比特，第二预设位宽为32比特。

25.根据权利要求16所述的方法，还包括：

26.根据权利要求25所述的方法，其中，所述确定多个待处理指令各自的至少一个操作数包括：

27.根据权利要求25所述的方法，还包括：

28.根据权利要求16所述的方法，还包括：

29.一种电子设备，包括：

30.一种存储有计算机指令的非瞬时计算机可读存储介质，其中，所述计算机指令用于使所述计算机执行根据权利要求16至28中任一项所述的方法。

31.一种计算机程序产品，包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求16至28中任一项所述的方法。

技术总结
本公开提供了一种数据处理器，涉及计算机技术领域，尤其涉及芯片技术领域和处理器技术领域。该处理器包括：取指单元，配置为读取多个待处理指令；译码单元，配置为：确定多个待处理指令各自的至少一个操作数；响应于确定多个待处理指令中存在操作数的位宽为第一预设位宽的目标待处理指令，将目标待处理指令的操作数拆分为至少两个目标子操作数；以及利用至少两个数据通道分别发射至少两个目标子操作数，其中，目标子操作数的位宽为第二预设位宽，第一预设位宽为第二预设位宽的至少两倍。本公开还提供了一种数据处理装置、方法、电子设备和存储介质。

技术研发人员：马波,杜学亮,欧阳剑
受保护的技术使用者：昆仑芯（北京）科技有限公司
技术研发日：
技术公布日：2024/10/24